JPS6028774A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPS6028774A JPS6028774A JP13821783A JP13821783A JPS6028774A JP S6028774 A JPS6028774 A JP S6028774A JP 13821783 A JP13821783 A JP 13821783A JP 13821783 A JP13821783 A JP 13821783A JP S6028774 A JPS6028774 A JP S6028774A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- base
- emitter
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は整流回路に関し、特に、整流素子固有の接合
電圧による整流出力の電圧降下を、接合電圧に相当する
電圧を印加することによって補償した整流回路に関する
ものである。
電圧による整流出力の電圧降下を、接合電圧に相当する
電圧を印加することによって補償した整流回路に関する
ものである。
第１図は従来、交流１言号のエンベ−ローブ検波等に使
用される整流回路の一例を示す回路図である。
用される整流回路の一例を示す回路図である。
まず、第１図を参照して従来の１ｌｌＩ流回路の構成に
ついて説明する。
ついて説明する。
信号入力端子３に与えられｌζ入力信号は、一定の接合
電圧を有する整流素子であるダイオード１によって轄流
され、信号経路と基準電位との間に設けられた抵抗２の
両端の電圧が出力信号として信号出力端子４に出力され
る。
電圧を有する整流素子であるダイオード１によって轄流
され、信号経路と基準電位との間に設けられた抵抗２の
両端の電圧が出力信号として信号出力端子４に出力され
る。
Ｍ２図は第１図に示した従来の整流回路の動作を説明す
るための波形図である。
るための波形図である。
次に、第２図を参照して第１図に示した従来の整流回路
の動作について説明する。信号入力端子３に第２図（Ａ
）に示すような正弦波入力信号Ａが与えられたとする。
の動作について説明する。信号入力端子３に第２図（Ａ
）に示すような正弦波入力信号Ａが与えられたとする。
この入力信号△はダイオード１によって整流され、その
出力信号Ｂは本来、第２図（Ｂ）の点線で示された曲線
のように得られるはずである。しかしながら、実際には
ダイオード１は前述のように一定の接合電圧を有してお
り、その接合電圧による電圧降下のために上述の従来の
鶴流回路で得られる出力信号は、第２図（Ｂ）の実線で
示した曲線のように本来得られるべき信号よりもレベル
ダウンした信号となるという欠点があった。
出力信号Ｂは本来、第２図（Ｂ）の点線で示された曲線
のように得られるはずである。しかしながら、実際には
ダイオード１は前述のように一定の接合電圧を有してお
り、その接合電圧による電圧降下のために上述の従来の
鶴流回路で得られる出力信号は、第２図（Ｂ）の実線で
示した曲線のように本来得られるべき信号よりもレベル
ダウンした信号となるという欠点があった。
それゆえに、この発明の主たる目的は、上述の欠点を解
消し、整流出力の電圧効果を補償した整流回路を提供す
ることである。
消し、整流出力の電圧効果を補償した整流回路を提供す
ることである。
この発明は、要約すれば、整流素子の接合電圧に相当す
る一定電圧を発生ずる手段を設け、整流素子の入出力端
子間あるいは整流系子の出力に前記一定電圧を印加する
ことによって接合電圧による電圧降下を補償できるよう
に構成したものである。
る一定電圧を発生ずる手段を設け、整流素子の入出力端
子間あるいは整流系子の出力に前記一定電圧を印加する
ことによって接合電圧による電圧降下を補償できるよう
に構成したものである。
この発明の上述の目的おＪ：びその他の目的と特徴は以
下に図面を参照して行なう詳細な説明から一層明らかと
なろう。
下に図面を参照して行なう詳細な説明から一層明らかと
なろう。
第３図はこの発明の一実施例を示す回路図である。
次に、第３図に示す実施例の構成について説明する。信
号入力端子３に与えられた入力信号へは、コンデンサ１
２を汗してベース・エミッタ間の接合電圧ＶＪを有する
整流素子と（）てのトランジスタ５のベースにうえられ
る。
号入力端子３に与えられた入力信号へは、コンデンサ１
２を汗してベース・エミッタ間の接合電圧ＶＪを有する
整流素子と（）てのトランジスタ５のベースにうえられ
る。
一方、ベース・エミッタ間の接合電圧ＶＪのトランジス
タ７のエミッタは、演算増幅器８の負入力端子に接続さ
れ、またそのベースは演算増幅器８の出力端子に接続さ
れており、トランジスタ７と演算増幅器８は基準電圧Ｃ
を発生する基準電圧発生回路１３を構成している。基準
電圧発生回路１３から出力される基準電圧Ｃは、ベース
・エミッタ間の接合電圧がＶｙであるトランジスタ６の
ベースに直接与えられると同時に、抵抗１１を介してト
ランジスタ５のベースにも与えられる。トランジスタ５
のエミッタ電圧は上述の接合電圧ＶＪのため、ベース電
圧りよりも約ｖＪ下がった電圧になる。また、トランジ
スタ６の１ミツタ電圧も上述の接合電圧ＶＪのために、
ベース電圧よりも約ＶＪ下がった電圧になる。
タ７のエミッタは、演算増幅器８の負入力端子に接続さ
れ、またそのベースは演算増幅器８の出力端子に接続さ
れており、トランジスタ７と演算増幅器８は基準電圧Ｃ
を発生する基準電圧発生回路１３を構成している。基準
電圧発生回路１３から出力される基準電圧Ｃは、ベース
・エミッタ間の接合電圧がＶｙであるトランジスタ６の
ベースに直接与えられると同時に、抵抗１１を介してト
ランジスタ５のベースにも与えられる。トランジスタ５
のエミッタ電圧は上述の接合電圧ＶＪのため、ベース電
圧りよりも約ｖＪ下がった電圧になる。また、トランジ
スタ６の１ミツタ電圧も上述の接合電圧ＶＪのために、
ベース電圧よりも約ＶＪ下がった電圧になる。
第４図は第３図に示す実施例の動作を説明するための波
形図である。
形図である。
次に、第４図を参照して第３図に示す実施例の動作につ
いて説明する。基準電圧発生回路１３を構成するトラン
ジスタ７のベース・エミッタ間の接合電圧は、上述のよ
うにＶＪなので、この場合５− に基準電圧発生回路１３から出力される基ｔＳ電圧Ｃは
、Ｃ＝ＶＪとなる。この基準電圧ＶＪは上述のようにト
ランジスタ５とトランジスタ６のベースに与えられる。
いて説明する。基準電圧発生回路１３を構成するトラン
ジスタ７のベース・エミッタ間の接合電圧は、上述のよ
うにＶＪなので、この場合５− に基準電圧発生回路１３から出力される基ｔＳ電圧Ｃは
、Ｃ＝ＶＪとなる。この基準電圧ＶＪは上述のようにト
ランジスタ５とトランジスタ６のベースに与えられる。
リーなわら、トランジスタ５のベースは直流的には抵抗
１１を介して足卑電圧ＶＪに結合され、同時に交流的に
はコンデンサ１２を介して入力信号Ａに結合されている
。ここで、信号入力端子３に第４図（Ａ）に示す正弦波
入力信号Ａが与えられるとする。
１１を介して足卑電圧ＶＪに結合され、同時に交流的に
はコンデンサ１２を介して入力信号Ａに結合されている
。ここで、信号入力端子３に第４図（Ａ）に示す正弦波
入力信号Ａが与えられるとする。
まず、入力信号Ａの振幅がＯｖのときには、トランジス
タ５および６のベース電圧は、Ｍ準電圧発生回路１３に
よって重畳される緘準電圧ＶＪである。トランジスタ５
および６はどちらもＶＪなるベース・エミッタ接合電圧
を有しており、エミッタ電圧はベース電圧よりも約Ｖｚ
下がった電圧となるので、トランジスタ５．６の各々の
エミッタ電圧は約Ｏｖとなり、信号出力端子４に出力さ
れる出力信号Ｂは第４図（Ｂ）に示すようにＯｖになる
。
タ５および６のベース電圧は、Ｍ準電圧発生回路１３に
よって重畳される緘準電圧ＶＪである。トランジスタ５
および６はどちらもＶＪなるベース・エミッタ接合電圧
を有しており、エミッタ電圧はベース電圧よりも約Ｖｚ
下がった電圧となるので、トランジスタ５．６の各々の
エミッタ電圧は約Ｏｖとなり、信号出力端子４に出力さ
れる出力信号Ｂは第４図（Ｂ）に示すようにＯｖになる
。
次に、入力信号Ａが土性すると、第４図（Ｄ）６−
に示すトランジスタ５のベース電圧Ｄ＝Ａ＋Ｖｚも上昇
１．、（のエミッタ電圧も上昇する。このように、エミ
ッタ電圧が上昇すると１〜ランジスタロはカッ１−ラフ
され、トランジスタ５のエミッタ電圧が出力＋ＸＱと１
）で信号出力端子４に出力される。
１．、（のエミッタ電圧も上昇する。このように、エミ
ッタ電圧が上昇すると１〜ランジスタロはカッ１−ラフ
され、トランジスタ５のエミッタ電圧が出力＋ＸＱと１
）で信号出力端子４に出力される。
したがって、人力１．ｓ 号Ａが正電圧の部分では、エ
ミッタ電圧１；、ｔ−１ｘ述のベース電圧Ａ＋＼／、か
ら接合電圧Ｖ：＋’／ご（Ｊ下がった電圧、寸なわち入
力信号Ａと等しい電圧と）ｊる。ずなわち入力信ＱＡど
出力１ム号Ｂ ＩＪ等しくなる。
ミッタ電圧１；、ｔ−１ｘ述のベース電圧Ａ＋＼／、か
ら接合電圧Ｖ：＋’／ご（Ｊ下がった電圧、寸なわち入
力信号Ａと等しい電圧と）ｊる。ずなわち入力信ＱＡど
出力１ム号Ｂ ＩＪ等しくなる。
一方、入力信号が負電圧に下がると、上述の場合とは逆
にトランジスタ５はカットオフされる。
にトランジスタ５はカットオフされる。
トランジスタ６のベース電圧はＶ、＋で一定であるので
、ベース電圧から接合電圧ＶＪを引いたエミッタ電圧も
Ｑｖで一定であり、したがってこのときの出力信号も約
Ｑｖで一定である。
、ベース電圧から接合電圧ＶＪを引いたエミッタ電圧も
Ｑｖで一定であり、したがってこのときの出力信号も約
Ｑｖで一定である。
第４（Ｂ）図は以上の動作による整流された出力信号８
を示す波形崗であり、第２図（Ｂ）に示（）た従来の整
流回路による出力波形と比較して、信号電圧による電圧
降下か大幅に補償されたことがわかる。
を示す波形崗であり、第２図（Ｂ）に示（）た従来の整
流回路による出力波形と比較して、信号電圧による電圧
降下か大幅に補償されたことがわかる。
また、入力信号の直流成分まで含めて整流しようとする
ＪｉＡ合のこの発明の一実施例を第５図に示す。信号入
力端子３に与えられた入力信号Ａは、接合電圧ＶＪを有
するトランジスタ５によって整流されるが、ぞのエミッ
タ電圧Ｅはもどの入力信号ＡよりＶＪだけ降下した電圧
Ａ ＶＪとなっている。
ＪｉＡ合のこの発明の一実施例を第５図に示す。信号入
力端子３に与えられた入力信号Ａは、接合電圧ＶＪを有
するトランジスタ５によって整流されるが、ぞのエミッ
タ電圧Ｅはもどの入力信号ＡよりＶＪだけ降下した電圧
Ａ ＶＪとなっている。
一方、同じく接合電圧ＶＪを有するトランジスタ１５に
よって−ＶＪなる一定電圧の信号Ｆが発生する。そして
、上述のＥ＝Ａ−Ｖｙは差動１鏝幅器２１の正入力端子
に、Ｆ＝−ＶＪは負入力−子に与えられ、その結果鮫動
増幅器２１の出力は信＠Ａとなる。すなわち、この実施
例においても整流出力の電圧降下は補償されていること
がわかる。
よって−ＶＪなる一定電圧の信号Ｆが発生する。そして
、上述のＥ＝Ａ−Ｖｙは差動１鏝幅器２１の正入力端子
に、Ｆ＝−ＶＪは負入力−子に与えられ、その結果鮫動
増幅器２１の出力は信＠Ａとなる。すなわち、この実施
例においても整流出力の電圧降下は補償されていること
がわかる。
どころで、１述の第３図の実施例では単一の交流信号を
半波整流する場合について説明したが、複数の交流信号
を入力信号として与える場合には、入力信号の数に応じ
て、トランジスタ５．抵抗１１１コンデンサ１２を１−
加ずればよい。
半波整流する場合について説明したが、複数の交流信号
を入力信号として与える場合には、入力信号の数に応じ
て、トランジスタ５．抵抗１１１コンデンサ１２を１−
加ずればよい。
また、従来の整流回路では入力信号Ａの信号源インピー
ダンスが抵抗２の抵抗値に比べて充分に低いもので・な
ければならなかったが、この発明による整流回路ではト
ランジスタを使用しＣいるので、比較的高い信号源イン
ピーダンスを持つ回路についＣも使用可能である。
ダンスが抵抗２の抵抗値に比べて充分に低いもので・な
ければならなかったが、この発明による整流回路ではト
ランジスタを使用しＣいるので、比較的高い信号源イン
ピーダンスを持つ回路についＣも使用可能である。
以上のように、この発明では、ｍ流素子であるトランジ
スタのベース・エミッタ間の接合電圧に相当する一定電
圧を発生゛する手段を設【プ、トランジスタのベース・
エミッタ間、あるいはエミッタ電圧に上述の一定電圧を
印加するように構成したので、接合電圧による整流出力
の電圧降下を補償することができる。
スタのベース・エミッタ間の接合電圧に相当する一定電
圧を発生゛する手段を設【プ、トランジスタのベース・
エミッタ間、あるいはエミッタ電圧に上述の一定電圧を
印加するように構成したので、接合電圧による整流出力
の電圧降下を補償することができる。
第１図は従来の整流回路を示ず回路図である。
第２図は第１図に示す整流回路の動作を説明するための
波形図である。第３図および第５図はこの発明の一実施
例を示す図である。第４図は第３図に示す実施例の動作
を説明するための波形図である。 ９− 図において、１はダイオード、３は信号入力端子、４は
信号出力端子、５．６．７．１５はトランジスタ、８．
２０は演算増幅器、１３は基準電圧発生回路、２１は差
動増幅回路を示す。 代理人 大 岩 Ｉ！１ｋＪ１ １０− 手続補正書（自発） ｆｉＢｌｌＦｌ 昭和 年 月 「Ｉ １、事ｆ’１−（７） 表示４１ｉ願昭５８−１３８２
１７ ”ｄ。 ２、発明の名称 整流回路 ；３．補正をする者 事件との関係 生−＋ｆ許出出願 人 所 束東部千−代Ｉｌ１区丸の内二ＩＴｌ］２番３
号名 称 （６０１）玉菱電機株式会社 代表者片１１１仁八部 ４、代理人 住 所 東京都千代田区丸の内二■°目２番３壮５、補
正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１） 明りＩｌ書の特許請求の範囲を別紙のとおり。 （２） 明細書第９頁第６行「がわかる。」と第２行「
また、・・・」との間に［なお、以上の説明においては
、トランジスタ５，６．７のベース・エミッタ間接合電
圧ＶＪを一定どしていたが、実際にはＶ、は各トランジ
スタのエミッタ電流の関数となる。このため、第４図（
Ｂ）で破線で示したものが理想的な波形であるが、実際
には第４図（Ｂ）において実線で示したような波形とな
る。」を挿入する。 （３） 明細書第９頁第６行「・・・使用可能である。 」と第７（１「以上のように、・・・」との間に「前述
の２つの実施例においては基準電圧発生手段は電圧Ｖ、
を発生したが、Ｖｙ ＋Ｖｏ （Ｖｏ ニ一定電圧）を
発生させた場合にもこの発明は適用２− 可能である。」を挿入する。 以上 ３− ２、特許請求の範囲 （１） 少なくとも１つの入力信号を整流する整流回路
であって、 前記入力信号を整流する、１合電圧を有する整流素子と
、 前記接合電圧に定電圧を印加した基準電圧を発生する基
準電圧発生手段と、 前記基準電圧に応答して、前記接合電圧による整流出力
の電圧降下を補償する電圧補償手段とを備えた、整流回
路。 （２） 前記整流素子は、ベースに前記入力信号および
前記基準電圧が与えられた第１のトランジスタであり、 前記電圧補償手段は、前記第１のトランジスタのベース
・エミッタ間に前記基準電圧を特徴する特許請求の範囲
第１項記載の整流回路。 （３） 前記電圧補償手段は、ベースが前記基準電圧発
生手段に接続され、エミッタが前記第１のトランジスタ
のエミッタに接続された、前記整流素子の接合電圧と等
しい接合電圧を有する第２４− のトランジスタである、特許請求の範囲第２項記載の整
流回路。 （４） 前記整流素子は、ベースに前記入力信号が与え
られた第３のトランジスタであり、前記電圧補償手段は
、前記第３のトランジスタのエミッタ出力電圧に前記Ｍ
準電圧を加締する漬綽増幅器である、特許請求の範囲第
１項記載の整流回路。 ５−
波形図である。第３図および第５図はこの発明の一実施
例を示す図である。第４図は第３図に示す実施例の動作
を説明するための波形図である。 ９− 図において、１はダイオード、３は信号入力端子、４は
信号出力端子、５．６．７．１５はトランジスタ、８．
２０は演算増幅器、１３は基準電圧発生回路、２１は差
動増幅回路を示す。 代理人 大 岩 Ｉ！１ｋＪ１ １０− 手続補正書（自発） ｆｉＢｌｌＦｌ 昭和 年 月 「Ｉ １、事ｆ’１−（７） 表示４１ｉ願昭５８−１３８２
１７ ”ｄ。 ２、発明の名称 整流回路 ；３．補正をする者 事件との関係 生−＋ｆ許出出願 人 所 束東部千−代Ｉｌ１区丸の内二ＩＴｌ］２番３
号名 称 （６０１）玉菱電機株式会社 代表者片１１１仁八部 ４、代理人 住 所 東京都千代田区丸の内二■°目２番３壮５、補
正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１） 明りＩｌ書の特許請求の範囲を別紙のとおり。 （２） 明細書第９頁第６行「がわかる。」と第２行「
また、・・・」との間に［なお、以上の説明においては
、トランジスタ５，６．７のベース・エミッタ間接合電
圧ＶＪを一定どしていたが、実際にはＶ、は各トランジ
スタのエミッタ電流の関数となる。このため、第４図（
Ｂ）で破線で示したものが理想的な波形であるが、実際
には第４図（Ｂ）において実線で示したような波形とな
る。」を挿入する。 （３） 明細書第９頁第６行「・・・使用可能である。 」と第７（１「以上のように、・・・」との間に「前述
の２つの実施例においては基準電圧発生手段は電圧Ｖ、
を発生したが、Ｖｙ ＋Ｖｏ （Ｖｏ ニ一定電圧）を
発生させた場合にもこの発明は適用２− 可能である。」を挿入する。 以上 ３− ２、特許請求の範囲 （１） 少なくとも１つの入力信号を整流する整流回路
であって、 前記入力信号を整流する、１合電圧を有する整流素子と
、 前記接合電圧に定電圧を印加した基準電圧を発生する基
準電圧発生手段と、 前記基準電圧に応答して、前記接合電圧による整流出力
の電圧降下を補償する電圧補償手段とを備えた、整流回
路。 （２） 前記整流素子は、ベースに前記入力信号および
前記基準電圧が与えられた第１のトランジスタであり、 前記電圧補償手段は、前記第１のトランジスタのベース
・エミッタ間に前記基準電圧を特徴する特許請求の範囲
第１項記載の整流回路。 （３） 前記電圧補償手段は、ベースが前記基準電圧発
生手段に接続され、エミッタが前記第１のトランジスタ
のエミッタに接続された、前記整流素子の接合電圧と等
しい接合電圧を有する第２４− のトランジスタである、特許請求の範囲第２項記載の整
流回路。 （４） 前記整流素子は、ベースに前記入力信号が与え
られた第３のトランジスタであり、前記電圧補償手段は
、前記第３のトランジスタのエミッタ出力電圧に前記Ｍ
準電圧を加締する漬綽増幅器である、特許請求の範囲第
１項記載の整流回路。 ５−
Claims (4)
- （１） 少なくとも１つの入力信号を整流する整流回路
であって、 前記入力信号を整流する、一定の接合電圧を有する整流
素子と、 前記接合電圧に等しい基準電圧を発生する基準電圧発生
手段と、 前記基準電圧に応答して、前記接合電圧による整流出力
の電圧降下を補償する電圧補償手段とを備えた、整流回
路。 - （２） 前記整流素子は、ベースに市記入力信号および
前記基準電圧が与えられた第１のトランジスタであり、 前記電圧補償手段は、前記第１のトランジスタのベース
・エミッタ間に前記基準電圧を特徴する特許請求の範囲
第１項記載の整流回路。 - （３） 前記電圧補償手段は、ベースが前記基準電圧発
生手段に接続され、エミッタが前記第１のトランジスタ
のエミッタに接続された、前記整流素子の接合電圧と等
しい接合電圧を有する第２のトランジスタである、特許
請求の範囲第２項記載の整流回路。 - （４） 前記整流素子は、ベースに前記入力信号が与え
られた第３のトランジスタであり、前記電圧補償手段は
、前ｉｉ［！第３のトランジスタのエミッタ出力電圧に
前記基準電圧を加締する油綽増幅器である、特許請求の
範囲第１項記載の整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13821783A JPS6028774A (ja) | 1983-07-26 | 1983-07-26 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13821783A JPS6028774A (ja) | 1983-07-26 | 1983-07-26 | 整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6028774A true JPS6028774A (ja) | 1985-02-13 |
Family
ID=15216819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13821783A Pending JPS6028774A (ja) | 1983-07-26 | 1983-07-26 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028774A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544266A (en) * | 1978-09-25 | 1980-03-28 | Nec Corp | Rectifying circuit |
| JPS57113773A (en) * | 1980-12-29 | 1982-07-15 | Fujitsu Ltd | Rectifier circuit |
| JPS5815471A (ja) * | 1981-07-16 | 1983-01-28 | Toshiba Corp | 整流回路 |
-
1983
- 1983-07-26 JP JP13821783A patent/JPS6028774A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544266A (en) * | 1978-09-25 | 1980-03-28 | Nec Corp | Rectifying circuit |
| JPS57113773A (en) * | 1980-12-29 | 1982-07-15 | Fujitsu Ltd | Rectifier circuit |
| JPS5815471A (ja) * | 1981-07-16 | 1983-01-28 | Toshiba Corp | 整流回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940015786A (ko) | 낮은 공급 전압에서 동작가능한 아날로그 곱셈기 | |
| GB2120028A (en) | Full-wave rectifying circuit | |
| JPS631833B2 (ja) | ||
| US4187537A (en) | Full-wave rectifier | |
| JPH033961B2 (ja) | ||
| KR960043476A (ko) | 반파 정류 전류를 전파 정류 전류와 결합하기 위한 기능을 갖는 하나의 차동쌍 회로만을 갖고 있는 전파 정류 회로 | |
| JPS6190509A (ja) | トランジスタ又はダイオードの模擬回路 | |
| JPS6028774A (ja) | 整流回路 | |
| KR19980024303A (ko) | 트랜스임피던스 기능을 발생시키기 위한 집적 회로 및 방법 | |
| JPS60204019A (ja) | 電流源回路配置 | |
| US4843302A (en) | Non-linear temperature generator circuit | |
| US3548291A (en) | Voltage regulator with a low input impedance and improved feedback gain characteristics | |
| JP3282402B2 (ja) | 直線検波回路 | |
| JPS6083408A (ja) | 電流変換回路 | |
| GB2099251A (en) | High gain transistor amplifiers | |
| JP3282401B2 (ja) | 直線検波回路 | |
| JPH0122288Y2 (ja) | ||
| JPS633223Y2 (ja) | ||
| JPS625708A (ja) | カレントミラ−回路 | |
| JPS5882166A (ja) | 信号検出回路 | |
| JPS6145619Y2 (ja) | ||
| JPS6150405B2 (ja) | ||
| JPH05300745A (ja) | 整流回路 | |
| JP2956105B2 (ja) | 位相検波回路 | |
| JPS6031629A (ja) | 電源回路 |