JPS6029007A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPS6029007A JPS6029007A JP58138519A JP13851983A JPS6029007A JP S6029007 A JPS6029007 A JP S6029007A JP 58138519 A JP58138519 A JP 58138519A JP 13851983 A JP13851983 A JP 13851983A JP S6029007 A JPS6029007 A JP S6029007A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＩＣ等の出力回路に関し、その出力用トラン
ジスタのブレークダウン防止を図ったものに関する。
ジスタのブレークダウン防止を図ったものに関する。
従来、この種の回路として第１図に示すものがあった。
図において、Ｔｒｉ、Ｔｒ３はエミッタが共通接続され
、出力回路を形成しているトランジスタで、そ゛のコレ
クタは電源Ｖｃｃに接続されている。１はトランジスタ
Ｔｒ３のベースに接続された入力端子、Ｒ’ｅはトラン
ジスタＴｒｉ、Ｔｒ３の共通エミッタとアース間に接続
された抵抗、ＯはトランジスタＴｒｉ、Ｔｒ３の共通エ
ミッタに接続された出力端子である。
、出力回路を形成しているトランジスタで、そ゛のコレ
クタは電源Ｖｃｃに接続されている。１はトランジスタ
Ｔｒ３のベースに接続された入力端子、Ｒ’ｅはトラン
ジスタＴｒｉ、Ｔｒ３の共通エミッタとアース間に接続
された抵抗、ＯはトランジスタＴｒｉ、Ｔｒ３の共通エ
ミッタに接続された出力端子である。
またＩｏはトランジスタＴｒｉのベースとアース間に設
けられた電流源、Ｔ ｒ ４はバイアス電源ｖｂにより
駆動されるトランジスタで、そのコレクタは上記電源Ｖ
ｃｃに接続されている。またＲはトランジスタＴｒ４の
エミッタとトランジスタＴｒ１のベース間に接続された
抵抗である。
けられた電流源、Ｔ ｒ ４はバイアス電源ｖｂにより
駆動されるトランジスタで、そのコレクタは上記電源Ｖ
ｃｃに接続されている。またＲはトランジスタＴｒ４の
エミッタとトランジスタＴｒ１のベース間に接続された
抵抗である。
次に動作について説明する。今トランジスタＴｒ３のベ
ース電圧、即ち入力電圧がトランジスタＴｒｉのベース
電圧より低い時、端子０がら取り出される出力電圧はＶ
ｂ−Ｖｂｅ４−ＲＩｏ−Ｖｂｅｌとなる。但しＶｂｅ４
．Ｖｂｅ１はそれぞれトランジスタＴｒ４．Ｔｒｉのベ
ース・エミッタ間電圧である。
ース電圧、即ち入力電圧がトランジスタＴｒｉのベース
電圧より低い時、端子０がら取り出される出力電圧はＶ
ｂ−Ｖｂｅ４−ＲＩｏ−Ｖｂｅｌとなる。但しＶｂｅ４
．Ｖｂｅ１はそれぞれトランジスタＴｒ４．Ｔｒｉのベ
ース・エミッタ間電圧である。
このようにトランジスタＴｒ３のベース電圧がトランジ
スタＴｒｉのベース電圧より低い時にはトランジスタＴ
ｒｌのみが動作しトランジスタＴｒ３はカットオフされ
ているが、入力端子１に印加されるトランジスタＴｒ３
のベース電圧がトランジスタＴｒｉのベース電圧より大
きくなると、トランジスタＴｒｉはカットオフ状態とな
り、トランジスタＴｒｉのベース・エミッタ間は逆バイ
アスされる。
スタＴｒｉのベース電圧より低い時にはトランジスタＴ
ｒｌのみが動作しトランジスタＴｒ３はカットオフされ
ているが、入力端子１に印加されるトランジスタＴｒ３
のベース電圧がトランジスタＴｒｉのベース電圧より大
きくなると、トランジスタＴｒｉはカットオフ状態とな
り、トランジスタＴｒｉのベース・エミッタ間は逆バイ
アスされる。
従来の出力回路は以上のように構成されており、トラン
ジスタＴ ｒ ３に加わるベース電圧が非常に大きくな
るとトランジスタＴｒｌのエミッタ・ベース間に加わる
逆バイアス電圧も大きくなってゆき、これがブレークダ
ウン電圧Ｖｅｂ以上になるとトランジスタＴｒｉはブレ
ークダウンしてしまい、ノイズ等が発生するという欠点
があった。
ジスタＴ ｒ ３に加わるベース電圧が非常に大きくな
るとトランジスタＴｒｌのエミッタ・ベース間に加わる
逆バイアス電圧も大きくなってゆき、これがブレークダ
ウン電圧Ｖｅｂ以上になるとトランジスタＴｒｉはブレ
ークダウンしてしまい、ノイズ等が発生するという欠点
があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、ベース、エミッタが出力用トラン
ジスタのエミッタ、ベースにそれぞれ接続されるブレー
クダウン防止用トランジスタを設けることにより、出力
用トランジスタのベース・エミッタ間に加わる逆バイア
ス電圧が一定以上に大きくなることを防ぎ、ブレークダ
ウンの発生を防止できる出力回路を提供することを目的
としている。
めになされたもので、ベース、エミッタが出力用トラン
ジスタのエミッタ、ベースにそれぞれ接続されるブレー
クダウン防止用トランジスタを設けることにより、出力
用トランジスタのベース・エミッタ間に加わる逆バイア
ス電圧が一定以上に大きくなることを防ぎ、ブレークダ
ウンの発生を防止できる出力回路を提供することを目的
としている。
以下、この発明の一実施例を図について説明する。
第２図は本発明の一実施例による出′力回路を示し、図
において、第１図と同一符号は同一のものを示す。Ｔｒ
２はエミッタ、ベースがそれぞれ出力用トランジスタＴ
ｒ１のベース、エミッタに接続されたブレークダウン防
止用トランジスタである。
において、第１図と同一符号は同一のものを示す。Ｔｒ
２はエミッタ、ベースがそれぞれ出力用トランジスタＴ
ｒ１のベース、エミッタに接続されたブレークダウン防
止用トランジスタである。
次に動作について説明する。トランジスタＴｒ３のベー
ス電圧が大きくなるとトランジスタＴｒ１はカットオフ
されるが、このときトランジスタＴｒ２は導通しており
、その結果、トランジスタＴｒｉのエミッタ・ベース間
電圧はトランジスタＴｒ２のベース・エミッタ間順方向
電圧Ｖｂｅ２以上大きくならなくなり、トランジスタＴ
ｒｉのブレークダウンを防止できることになる。
ス電圧が大きくなるとトランジスタＴｒ１はカットオフ
されるが、このときトランジスタＴｒ２は導通しており
、その結果、トランジスタＴｒｉのエミッタ・ベース間
電圧はトランジスタＴｒ２のベース・エミッタ間順方向
電圧Ｖｂｅ２以上大きくならなくなり、トランジスタＴ
ｒｉのブレークダウンを防止できることになる。
なお本発明は上記実施例のみに限定されるものではなく
、種々の出力回路に応用可能である。
、種々の出力回路に応用可能である。
以上のように、この発明によれば、ベース、エミッタが
それぞれ出力用トランジスタのエミッタ。
それぞれ出力用トランジスタのエミッタ。
ベースに接続されるブレークダウン防止用トランジスタ
を設け、出力用トランジスタのベース・エミッタ間にか
かる逆バイアス電圧が一定値以上に大きくならないよう
にしたので、出力用トランジスタのブレークダウンを防
止でき、これに伴うノイズの発生等を防止できる効果が
ある。
を設け、出力用トランジスタのベース・エミッタ間にか
かる逆バイアス電圧が一定値以上に大きくならないよう
にしたので、出力用トランジスタのブレークダウンを防
止でき、これに伴うノイズの発生等を防止できる効果が
ある。
第１図は従来の出力回路を示す回路図、第２図は本発明
の一実施例による出力回路を示す回路図である。 Ｔｒｉ・・・出力用トランジスタ、０・・・出力端子、
Ｖｃｃ・・・電源、Ｔｒ２・・・ブレークダウン防止用
トランジスタ。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 手続補正書（自発） 昭和Ｕ年３ 月２７日 ２、発明の名称 出力回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第３頁第１２行の「ブレークダウンしてし
まい、」を「ブレークダウンしてしまい、該トランジス
タＴｒｉの劣化あるいは」に訂正する。 （２）同第５頁第７行の「これに伴う」を「これに伴う
トランジスタの劣化あるいは」に訂正する。 以 上
の一実施例による出力回路を示す回路図である。 Ｔｒｉ・・・出力用トランジスタ、０・・・出力端子、
Ｖｃｃ・・・電源、Ｔｒ２・・・ブレークダウン防止用
トランジスタ。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 手続補正書（自発） 昭和Ｕ年３ 月２７日 ２、発明の名称 出力回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第３頁第１２行の「ブレークダウンしてし
まい、」を「ブレークダウンしてしまい、該トランジス
タＴｒｉの劣化あるいは」に訂正する。 （２）同第５頁第７行の「これに伴う」を「これに伴う
トランジスタの劣化あるいは」に訂正する。 以 上
Claims (1)
- （１１ベースに入力電圧が印加されコレクタが電源に接
続されエミッタから出力が取り出される出力用トランジ
スタと、コレクタが上記電源に接続されベースが上記出
力用トランジスタのエミッタに接続されエミッタが該ト
ランジスタのベースに接続されたブレークダウン防止用
トランジスタとを備えたことを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138519A JPS6029007A (ja) | 1983-07-27 | 1983-07-27 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138519A JPS6029007A (ja) | 1983-07-27 | 1983-07-27 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6029007A true JPS6029007A (ja) | 1985-02-14 |
| JPH0249563B2 JPH0249563B2 (ja) | 1990-10-30 |
Family
ID=15224037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138519A Granted JPS6029007A (ja) | 1983-07-27 | 1983-07-27 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029007A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912626A (ja) * | 1982-07-13 | 1984-01-23 | Nec Corp | 電流切換回路 |
-
1983
- 1983-07-27 JP JP58138519A patent/JPS6029007A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912626A (ja) * | 1982-07-13 | 1984-01-23 | Nec Corp | 電流切換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0249563B2 (ja) | 1990-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JPH04102107A (ja) | 半導体集積回路 | |
| JPS6029007A (ja) | 出力回路 | |
| KR100195527B1 (ko) | 전력 공급기의 과잉 음전압에 대한 집적회로용 보호회로 | |
| JP3250169B2 (ja) | バイポーラトランジスタとして構成される第１スイツチング素子を有するスイツチ | |
| JP2723521B2 (ja) | ラッチ回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS5827696B2 (ja) | デンシスイツチカイロ | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPS6145625Y2 (ja) | ||
| JP2878817B2 (ja) | 静電保護回路 | |
| JP2953026B2 (ja) | 半導体集積回路装置の静電保護装置 | |
| JPS595747A (ja) | コイル駆動回路 | |
| US4189738A (en) | Semiconductor integrated circuit device | |
| JPS6118218A (ja) | 半導体集積回路装置 | |
| JPS63231514A (ja) | 半導体集積回路 | |
| JP2927997B2 (ja) | Ｔｔｌ回路のノイズ防止回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP2529239B2 (ja) | 電圧安定化装置 | |
| JP2697196B2 (ja) | 出力回路 | |
| JPS6042500Y2 (ja) | 出力トランジスタ保護回路 | |
| JPH0562988A (ja) | 半導体出力回路 | |
| JPH0458612A (ja) | 出力回路 | |
| JPH0261820B2 (ja) | ||
| JPS59171317A (ja) | 出力回路 |