JPS6029131B2 - 診断方式 - Google Patents
診断方式Info
- Publication number
- JPS6029131B2 JPS6029131B2 JP52129268A JP12926877A JPS6029131B2 JP S6029131 B2 JPS6029131 B2 JP S6029131B2 JP 52129268 A JP52129268 A JP 52129268A JP 12926877 A JP12926877 A JP 12926877A JP S6029131 B2 JPS6029131 B2 JP S6029131B2
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- address
- ram
- diagnostic
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Information Transfer Between Computers (AREA)
Description
【発明の詳細な説明】
本発明は診断方式、具体的にはファームウェアによる診
断処理のオーバーヘッドを減じた周辺装置乃至処理装置
の診断機能試験に関する。
断処理のオーバーヘッドを減じた周辺装置乃至処理装置
の診断機能試験に関する。
一般に周辺装置の診断機能試験を行う為診断命令をその
他の命令と分離して定義し、診断命令実行用ファームウ
ェアはリードオンリイメモリに固定化されていた。
他の命令と分離して定義し、診断命令実行用ファームウ
ェアはリードオンリイメモリに固定化されていた。
従って通常の命令を処理する場合、診断命令の実行処理
ルーチンは無用のオーバーヘッドとなり診断の解析能力
も高いものを得にくいという欠点があった。
ルーチンは無用のオーバーヘッドとなり診断の解析能力
も高いものを得にくいという欠点があった。
本発明は上記欠点に鑑みてなされたものであり、主記憶
装置から診断用のファームウェアを周辺装置乃至他の処
理装置へローディングし、該ローディングされたファー
ムウェアにより診断を実行するもので、更に該ファーム
ウェアが正しくロードされたか杏かのチェックを行う診
断方式を提供することを目的とする。
装置から診断用のファームウェアを周辺装置乃至他の処
理装置へローディングし、該ローディングされたファー
ムウェアにより診断を実行するもので、更に該ファーム
ウェアが正しくロードされたか杏かのチェックを行う診
断方式を提供することを目的とする。
以下、図面を使用して本発明の診断方式につき説明する
。
。
第１図は本発明の構造を理解するための図であり、基本
的な電子計算機の概念図である。
的な電子計算機の概念図である。
図において、１は中央処理装置ＣＰＵ、２は主記憶装置
ＭＭＵ、３はダイレクトメモリアクセスコントローラＤ
ＭＡＣ、４は入出力制御装置１／ｏＣ、５は入出力装置
１／ｏ、６は前記中央処理装置ＣＰＵＩとダイレクトメ
モリアクセスコントローフＤＭＣＡ３を接続するＣＰＵ
バス、７は前記中央処理装置ＣＰＵＩと前記主記憶装置
ＭＭＵ２を結ぶメモリバス、８は前記ダイレクトメモリ
アクセスコントローラＤＭＡＣ３と前記主記憶装置ＭＭ
Ｕ２とを接続するメモリバス、９は前記ダイレクトメモ
リアクセスコントローラＤＭＡＣ３と各種入出力制御装
置１／ｏ４を結ぶバスである。各ブロックにおける機能
動作については周知である為省略する。第２図は本発明
における診断方式を具体化すべく構成された周辺装置内
部における構成である。
ＭＭＵ、３はダイレクトメモリアクセスコントローラＤ
ＭＡＣ、４は入出力制御装置１／ｏＣ、５は入出力装置
１／ｏ、６は前記中央処理装置ＣＰＵＩとダイレクトメ
モリアクセスコントローフＤＭＣＡ３を接続するＣＰＵ
バス、７は前記中央処理装置ＣＰＵＩと前記主記憶装置
ＭＭＵ２を結ぶメモリバス、８は前記ダイレクトメモリ
アクセスコントローラＤＭＡＣ３と前記主記憶装置ＭＭ
Ｕ２とを接続するメモリバス、９は前記ダイレクトメモ
リアクセスコントローラＤＭＡＣ３と各種入出力制御装
置１／ｏ４を結ぶバスである。各ブロックにおける機能
動作については周知である為省略する。第２図は本発明
における診断方式を具体化すべく構成された周辺装置内
部における構成である。
図において、１１は外部より入出力命令が発すると該命
令を解読し、通常命令とロードファームウェア命令とに
分離するデコーダＤＥＣ１，１２は該命令がロードファ
ームウェア命令であるときに所定の値がセットされるカ
ウンタＣＯＵＮＴ、１３は主記憶装置ＭＭＵ２からロー
ディングされる診断用のファームウェアが格納される。
−カルメモリＬＭ、１４は周辺装置の各種制御を行うフ
ァームウェアが格納されるリードオンリィメモリＲＯＭ
、１５は該フア−ムウェアのフェッチアドレスを指示す
るアドレスレジスタＡＲ、１６はフェッチされたファー
ムウェアを解読し、各種レジスタ・ゲートの制御を指示
するデコーダＤＥＣ２である。又、１７，１８はゲート
であり、１９は通常の命令、２川まロードファームウェ
ア命令を示す。以下、第２図の動作につき説明する。ま
ず外部より入出力命令が発生し、これが周辺装置の命令
デコーダＤＥＣ１，１１により解読され、通常命令とロ
ードファームウェア命令に分離される。
令を解読し、通常命令とロードファームウェア命令とに
分離するデコーダＤＥＣ１，１２は該命令がロードファ
ームウェア命令であるときに所定の値がセットされるカ
ウンタＣＯＵＮＴ、１３は主記憶装置ＭＭＵ２からロー
ディングされる診断用のファームウェアが格納される。
−カルメモリＬＭ、１４は周辺装置の各種制御を行うフ
ァームウェアが格納されるリードオンリィメモリＲＯＭ
、１５は該フア−ムウェアのフェッチアドレスを指示す
るアドレスレジスタＡＲ、１６はフェッチされたファー
ムウェアを解読し、各種レジスタ・ゲートの制御を指示
するデコーダＤＥＣ２である。又、１７，１８はゲート
であり、１９は通常の命令、２川まロードファームウェ
ア命令を示す。以下、第２図の動作につき説明する。ま
ず外部より入出力命令が発生し、これが周辺装置の命令
デコーダＤＥＣ１，１１により解読され、通常命令とロ
ードファームウェア命令に分離される。
命令がロードファームウヱフ命令であると、タウン夕Ｃ
ＯＵＮＴ１２に初期値がセットされる。
ＯＵＮＴ１２に初期値がセットされる。
カウンタＣＯＵＮＴ１２は周辺装置内のローカルメモリ
ＬＭ１３にアドレッシングを行い主記憶装置ＭＭＵ２か
ら所定の長さ分だけローカルメモリＬＭ１ ３へデータ
をローディングする。所定の長さ分のローディングが終
了するとカウンタＣＯＵＮＴ１２は所定の値をアドレス
レジスタＡＲ１ ５へセットしてフアームウエアのフエ
ツチ動作を行う。
ＬＭ１３にアドレッシングを行い主記憶装置ＭＭＵ２か
ら所定の長さ分だけローカルメモリＬＭ１ ３へデータ
をローディングする。所定の長さ分のローディングが終
了するとカウンタＣＯＵＮＴ１２は所定の値をアドレス
レジスタＡＲ１ ５へセットしてフアームウエアのフエ
ツチ動作を行う。
該フェッチ動作によりフェッチされたファームウェア命
令は今の動作がロードファームウェア命令である為、ゲ
ート１７によりローカルメモリＬＭ１ ３のファームウ
ェアがフェツチされ、ゲート１８によりリードオンリイ
メモリＲＯＭ１４内におけるファームウェアはフェツチ
されない。
令は今の動作がロードファームウェア命令である為、ゲ
ート１７によりローカルメモリＬＭ１ ３のファームウ
ェアがフェツチされ、ゲート１８によりリードオンリイ
メモリＲＯＭ１４内におけるファームウェアはフェツチ
されない。
ローカルメモリＬＭ１３内には主記憶装置ＭＭＵ２から
フェツチして来たところの診断用のファームウェアが格
納されている為、以降のファームウェアは全て診断動作
を行うことになる。
フェツチして来たところの診断用のファームウェアが格
納されている為、以降のファームウェアは全て診断動作
を行うことになる。
フェッチされた診断用ファームウェア命令は通常のファ
ームウェアと同様にデコーダＤＥＣ２，１６により解読
され、各種レジスタ、ゲートの制御を行う。従ってこの
様な機構によりソフトウェアは診断用のファームウェア
を主記憶装贋へ用意しておき、周辺装置乃至処理装置へ
ロードファームウェア命令を出すことにより診断が多種
多様に渡って実行できる。
ームウェアと同様にデコーダＤＥＣ２，１６により解読
され、各種レジスタ、ゲートの制御を行う。従ってこの
様な機構によりソフトウェアは診断用のファームウェア
を主記憶装贋へ用意しておき、周辺装置乃至処理装置へ
ロードファームウェア命令を出すことにより診断が多種
多様に渡って実行できる。
尚、上述した実施例では周辺装置の診断のみについて述
べて来たが各種リモート端末又は複数の処理装置同志で
も応用可能なものであり、第３図にこの例を示してある
。
べて来たが各種リモート端末又は複数の処理装置同志で
も応用可能なものであり、第３図にこの例を示してある
。
以下第３図における処理装置間の応用を用いてファーム
ウェアのチェックについて述べる。
ウェアのチェックについて述べる。
図において２ １，２２は処理装置ＰＵＡ・ＰＵＢ、２
３は主記憶装置ＭＭＵで、該主記憶装置ＭＭＵ２３内の
特定のエリアに処理装置ＰＵＡ２ １・ＰＵＢ２２のフ
ァームウエアがストアされている。又、前記処理装置Ｐ
ＵＡ２１・ＰＵＢ２２内部に前記主記憶装置ＭＭＵ２３
におけるファームウェアがロードされるＲＡＭ（ランダ
ムアクセスメモＩＪ）２５，２６が存在する。
３は主記憶装置ＭＭＵで、該主記憶装置ＭＭＵ２３内の
特定のエリアに処理装置ＰＵＡ２ １・ＰＵＢ２２のフ
ァームウエアがストアされている。又、前記処理装置Ｐ
ＵＡ２１・ＰＵＢ２２内部に前記主記憶装置ＭＭＵ２３
におけるファームウェアがロードされるＲＡＭ（ランダ
ムアクセスメモＩＪ）２５，２６が存在する。
尚、２７は前記ファームウェアの移動径路となるバスで
ある。
ある。
この様な構成にてまず処理装置ＰＵＡ２１は処理装置Ｐ
ＵＢ２２に対して前記のロードファームウェア命令が出
たものとする。
ＵＢ２２に対して前記のロードファームウェア命令が出
たものとする。
そうすると処理装置ＰＵＢ２２は主記憶装置ＭＭＵ２３
の記憶領域Ａにストアされているファームウェアがフェ
ッチされ、処理装置ＰＵＢ２２内のＲＡＭ２６にローデ
イングされる。
の記憶領域Ａにストアされているファームウェアがフェ
ッチされ、処理装置ＰＵＢ２２内のＲＡＭ２６にローデ
イングされる。
つづいて処理装置ＰＬＡ２１は処理装置ＰＵＢ２２に対
してストアファームウェア命令を出す。
してストアファームウェア命令を出す。
そうすると処理装置ＰＵＢ２２はいまＲＡＭ２６にロー
ドされたファームウェアを主記憶装置ＭＭＵ２３の領域
Ｂにストアする。そして処理装置ＰＵＢ２２は主記憶装
置ＭＭＵ２３の領域Ａに格納された内容と領域Ｂに格納
された内容とを比較し異っていればファームウェアのロ
ーデイングが正しく行なわれなかったことになる。この
様にファームウェアのローデイング時、ファームウェア
が正しくロードされたか否かのチェックを行うことによ
り不正確なファームウェアで動作させる危険を防ぐこと
ができる。
ドされたファームウェアを主記憶装置ＭＭＵ２３の領域
Ｂにストアする。そして処理装置ＰＵＢ２２は主記憶装
置ＭＭＵ２３の領域Ａに格納された内容と領域Ｂに格納
された内容とを比較し異っていればファームウェアのロ
ーデイングが正しく行なわれなかったことになる。この
様にファームウェアのローデイング時、ファームウェア
が正しくロードされたか否かのチェックを行うことによ
り不正確なファームウェアで動作させる危険を防ぐこと
ができる。
又、前記情報処理装置間の診断方法によると１つの情報
処理装置に対してロードファームウェア命令とストアフ
ァームウェア命令の２命令を出し得る他の情報処理装置
が必要であり、２命令による動作の後に他の情報処理装
置はロード乃至ストアされたデータを比較診断する能力
をも持たなければらない。
処理装置に対してロードファームウェア命令とストアフ
ァームウェア命令の２命令を出し得る他の情報処理装置
が必要であり、２命令による動作の後に他の情報処理装
置はロード乃至ストアされたデータを比較診断する能力
をも持たなければらない。
この様にファームウェアが正しくローディングされたは
否かの診断を他の情報処理装置にたよることなく自身に
より簡単に行えるものが第４図の実施例である。図にお
いて、３１，３３は情報処理装置 ＰＵＡ，ＰＵＢであり、情報処理装置ＰＵＢ３３内には
システム内の動作をコントロールする単のプロセッサユ
ニットＰＵ３４およびそのプロセッサユニットＰＵ３４
をコントロールするファームウェアが内蔵されたＲＯＭ
３５，ＲＡＭ３６がある。
否かの診断を他の情報処理装置にたよることなく自身に
より簡単に行えるものが第４図の実施例である。図にお
いて、３１，３３は情報処理装置 ＰＵＡ，ＰＵＢであり、情報処理装置ＰＵＢ３３内には
システム内の動作をコントロールする単のプロセッサユ
ニットＰＵ３４およびそのプロセッサユニットＰＵ３４
をコントロールするファームウェアが内蔵されたＲＯＭ
３５，ＲＡＭ３６がある。
又、３２は主記憶装置ＭＭＵである。この様な構成にお
いて、初期状態で、情報処理装置ＰＵＢ３３はＲＯＭ３
５内のファームウェアで動作している。まず、情報処理
装置ＰＵＡ３１が、情報処理装暦ＰＵＢｉｉにロードフ
ァームウェア命令を出す。
いて、初期状態で、情報処理装置ＰＵＢ３３はＲＯＭ３
５内のファームウェアで動作している。まず、情報処理
装置ＰＵＡ３１が、情報処理装暦ＰＵＢｉｉにロードフ
ァームウェア命令を出す。
ここで情報処理装置ＰＵＢ３３はＲＯＭ３５内のファー
ムウェアによって命令が通常命令か。ードフアームウェ
ア命令かを判別し、ロードファームウェア命令ならば所
定の主記憶装置ＭＭＵ３２領域Ａよりファームウェアデ
ータを自装置のＲＡＭ３６内に転送する。転送が終れば
、転送されたファームウェアデータに対して垂直パリテ
ィチェックを行い、転送が正常に終了したか否かを情報
処理装置ＰＵＡ３１に割込む。
ムウェアによって命令が通常命令か。ードフアームウェ
ア命令かを判別し、ロードファームウェア命令ならば所
定の主記憶装置ＭＭＵ３２領域Ａよりファームウェアデ
ータを自装置のＲＡＭ３６内に転送する。転送が終れば
、転送されたファームウェアデータに対して垂直パリテ
ィチェックを行い、転送が正常に終了したか否かを情報
処理装置ＰＵＡ３１に割込む。
以上の動作は全てＲＯＭ３５内のファームウェアで行う
。
。
次に情報処理装置ＰＵＡ３１から出された命令が通常命
令であればファームウェアはＲＯＭ３５からＲＡＭ３６
へ移り、ＲＡＭ３６内のローディングされたファームウ
エアによってプロセッサユニットＰＵ３４が動作を開始
する。
令であればファームウェアはＲＯＭ３５からＲＡＭ３６
へ移り、ＲＡＭ３６内のローディングされたファームウ
エアによってプロセッサユニットＰＵ３４が動作を開始
する。
尚ローデイングされるファームウェアデータには垂直パ
リティチェック用キャラクタを付加しておく。
リティチェック用キャラクタを付加しておく。
この様にしてファームウェアが正しくローディングされ
たか否かの診断が他の情報処理装置に頼ることなく簡単
に行えるものである。
たか否かの診断が他の情報処理装置に頼ることなく簡単
に行えるものである。
以上説明の如く本発明によると容易且つ高性能にファー
ムウエアのローデイングチェツクが行えると共に、主記
憶装置から診断用のファームウェアを周辺装置乃至他の
処理装置へローディングし、このローデイソグされたフ
ァームウエアにより診断を実行する構成となっている為
にオーバーヘッドの減少さらには解析能力の高い診断を
行うことができる。
ムウエアのローデイングチェツクが行えると共に、主記
憶装置から診断用のファームウェアを周辺装置乃至他の
処理装置へローディングし、このローデイソグされたフ
ァームウエアにより診断を実行する構成となっている為
にオーバーヘッドの減少さらには解析能力の高い診断を
行うことができる。
第１図は本発明の構成を理解する為の基本的な電子計算
機の概念図、第２図は本発明の診断方式を具体化する為
の構成例、第３図及び第４図は処理装置間における診断
の実施例であり、両処理装置間のファームウェアチェッ
クの概念図である。 １１，１６・・・・・・デコーダＤＥＣ、１２……カウ
０ンタＣＯＵＮＴ、１３・・・・・・ローカルメモリＬ
Ｍ、１４，３５…．・．ＲＯＭ、１ ５・…・・アドレ
スレジスタＡＲ、１ ７，１８”””ゲート、２ １，
２ ２，３１，３３・・・・・・処理装置ＰＵＡ・ＰＵ
Ｂ、２３，３２・・・・・・主記憶装置ＭＭＵ、２５，
２６，３６・・…・ＲＡＭ、２ ７…・・・／ゞスライ
ン。 第１図 第２図 第３図 第４図
機の概念図、第２図は本発明の診断方式を具体化する為
の構成例、第３図及び第４図は処理装置間における診断
の実施例であり、両処理装置間のファームウェアチェッ
クの概念図である。 １１，１６・・・・・・デコーダＤＥＣ、１２……カウ
０ンタＣＯＵＮＴ、１３・・・・・・ローカルメモリＬ
Ｍ、１４，３５…．・．ＲＯＭ、１ ５・…・・アドレ
スレジスタＡＲ、１ ７，１８”””ゲート、２ １，
２ ２，３１，３３・・・・・・処理装置ＰＵＡ・ＰＵ
Ｂ、２３，３２・・・・・・主記憶装置ＭＭＵ、２５，
２６，３６・・…・ＲＡＭ、２ ７…・・・／ゞスライ
ン。 第１図 第２図 第３図 第４図
Claims (1)
- １ 領域Ａにパリテイチエツク用キヤラクタが付加され
た診断用フアームウエアが用意される主記憶装置と、
この主記憶装置を使用する第１の制御装置と、 上記主
記憶装置を使用する制御装置であつて、上記診断用フア
ームウエアを格納するためのＲＡＭと、制御用フアーム
ウエアが格納されているＲＯＭと、このＲＯＭまたは上
記ＲＡＭに対する読出しアドレスを指定するアドレスレ
ジスタと、上記ＲＡＭに上記診断用フアームウエアをロ
ーデイングする際の書込みアドレスを指定すると共に、
上記ＲＡＭにローデイングされた上記診断用フアームウ
エアを実行するための先頭アドレスが設定されるカウン
タと、上記第１の制御装置より与えられた入出力命令が
ロードフアームウエア命令であるか否かを判断する命令
判断手段と、この命令判断手段の判断結果に応じて、上
記アドレスレジスタを上記ＲＯＭまたはＲＡＭのいずれ
かに切替える切替え手段と、上記入出力命令がロードフ
アームウエア命令であることが上記命令判断手段により
判断された場合、上記カウンタを制御して、上記ＲＡＭ
の所定アドレスから始まる所定領域に、上記主記憶装置
の領域Ａより上記診断用フアームウエアをローデイング
すると共にそのフアームウエアデータに対してパリテイ
・チエツクを行ない、しかる後上記カウンタより上記ア
ドレスレジスタに所定の読出しアドレスを設定する手段
とを備えた第２の制御装置とを具備し、上記アドレスレ
ジスタが上記ＲＡＭ側に切替えられている場合には、同
アドレスレジスタにより指定される上記ＲＡＭのアドレ
スから読出される診断用フアームウエアにより診断が行
なわれ、上記アドレスレジスタが上記ＲＯＭ側に切替え
られている場合には、同アドレスレジスタにより指定さ
れる上記ＲＯＭアドレスから読出される制御用フアーム
ウエアにより装置の制御が行なわれることを特徴とする
診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52129268A JPS6029131B2 (ja) | 1977-10-28 | 1977-10-28 | 診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52129268A JPS6029131B2 (ja) | 1977-10-28 | 1977-10-28 | 診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5462748A JPS5462748A (en) | 1979-05-21 |
| JPS6029131B2 true JPS6029131B2 (ja) | 1985-07-09 |
Family
ID=15005368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52129268A Expired JPS6029131B2 (ja) | 1977-10-28 | 1977-10-28 | 診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029131B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134345A (ja) * | 1982-02-05 | 1983-08-10 | Usac Electronics Ind Co Ltd | マイクロコンピユ−タの診断方式 |
| JPS62229339A (ja) * | 1986-03-17 | 1987-10-08 | Fujitsu Ltd | マイクロプログラム診断方式 |
-
1977
- 1977-10-28 JP JP52129268A patent/JPS6029131B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5462748A (en) | 1979-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JPH08161279A (ja) | マルチプロセッサシステム | |
| US4462086A (en) | Loading system in numerical controller | |
| JPS6029131B2 (ja) | 診断方式 | |
| AU714669B2 (en) | Peripheral device control | |
| JPS6319058A (ja) | メモリ装置 | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JPS63184147A (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPH022176B2 (ja) | ||
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP2003196251A (ja) | マルチｃｐｕシステム | |
| KR960011685A (ko) | 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법 | |
| JPH05334233A (ja) | データ転送装置 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPH0320834A (ja) | 情報処理装置の初期診断方法 | |
| JPH03182949A (ja) | 計算機システムにおける主記憶装置の診断方式 | |
| JP3036449B2 (ja) | メモリ診断装置 | |
| JPH0426913Y2 (ja) | ||
| JP2632859B2 (ja) | メモリアクセス制御回路 | |
| JPS61196336A (ja) | 割込対象認識方式 | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPS63282852A (ja) | ２重化処理システムにおける予備系診断方式 | |
| JPS58186853A (ja) | 初期診断方式 | |
| JPH05189332A (ja) | 情報処理装置 | |
| JPS6326744A (ja) | マイクロプロセツサにおけるメモリバンク切り換え回路 |