JPS6029221B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6029221B2 JPS6029221B2 JP247877A JP247877A JPS6029221B2 JP S6029221 B2 JPS6029221 B2 JP S6029221B2 JP 247877 A JP247877 A JP 247877A JP 247877 A JP247877 A JP 247877A JP S6029221 B2 JPS6029221 B2 JP S6029221B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- layer
- insulating layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Conductive Materials (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。
半導体基板上に多くの素子を形成し、これらを有機的に
結合させることによって構成される集積回路においては
、近年特に技術的進歩がめざましく、エレクトロニクス
分野の発展に大きく貢献してきた。
結合させることによって構成される集積回路においては
、近年特に技術的進歩がめざましく、エレクトロニクス
分野の発展に大きく貢献してきた。
例えば、ＩＣ，偽１は電卓、時計、自動車、カメラを初
めとしてコンピューターの論理回路、メモリ、ＣＰＵな
どあらゆる部門に応用されており、今後もますますその
応用分野は広がるものと思われる。従って今後ますます
ＩＣ，氏１の技術の進歩が望まれている。そのうちの１
つの方向と目されているのがこれらの高集積化であり、
そのためには個々の素子の寸法縮少と共にこれらを有機
的に結びつけている配線層の多層化が考えられている。
従釆このような配線の多層化は多結晶半導体、または山
を用いて行なわれていたが、多結晶半導体を用いた場合
は抵抗値が金属に比べて２桁程高く、ＩＣ，山１を高速
に動作させる上で問題がある。
めとしてコンピューターの論理回路、メモリ、ＣＰＵな
どあらゆる部門に応用されており、今後もますますその
応用分野は広がるものと思われる。従って今後ますます
ＩＣ，氏１の技術の進歩が望まれている。そのうちの１
つの方向と目されているのがこれらの高集積化であり、
そのためには個々の素子の寸法縮少と共にこれらを有機
的に結びつけている配線層の多層化が考えられている。
従釆このような配線の多層化は多結晶半導体、または山
を用いて行なわれていたが、多結晶半導体を用いた場合
は抵抗値が金属に比べて２桁程高く、ＩＣ，山１を高速
に動作させる上で問題がある。
また配線層の厚さをこれ以上うすくすると抵抗値がさら
に急激に増大するため、うすくすることが困難である。
。そのため配線を多層化にした場合、配線部分とそうで
ない部分との段差が問題となり、段切れや短絡などの原
因になるなどの欠点がある。一方ＡＩを用いた場合には
抵抗値は充分に低いが融点が約６６０ｏｏと低く、高温
に対して弱い。従って多層配線の配線層間の絶縁層とし
て化学反応にてたし、積した酸化珪素を用いる場合、こ
れら絶縁層は高温で熱処理して繊密化することが困難と
なるため、この繊密化が充分に行なわれない。そのため
これら絶縁層をフオトェッチングで加工する場合、サイ
ドエッチがはなはだしく充分な加工精度が出せない欠点
がある。さらには絶縁層の繊密化の段階で山の一部では
再結晶化が進み、ヒロックや配線層同士の短絡が起こっ
たり、後にェレクトロマィブレーションの原因になる箇
所ができたりするなどの欠点もある。本発明はこれらの
欠点を解消するよう考え出されたもので、配線を２層以
上に多層とする場合、配線層にＭｏ，Ｗ，Ｔａ，Ｎｂ、
のうちの１つよりなる金属珪化物を用いて構成される多
層化の配線を用いるものである。
に急激に増大するため、うすくすることが困難である。
。そのため配線を多層化にした場合、配線部分とそうで
ない部分との段差が問題となり、段切れや短絡などの原
因になるなどの欠点がある。一方ＡＩを用いた場合には
抵抗値は充分に低いが融点が約６６０ｏｏと低く、高温
に対して弱い。従って多層配線の配線層間の絶縁層とし
て化学反応にてたし、積した酸化珪素を用いる場合、こ
れら絶縁層は高温で熱処理して繊密化することが困難と
なるため、この繊密化が充分に行なわれない。そのため
これら絶縁層をフオトェッチングで加工する場合、サイ
ドエッチがはなはだしく充分な加工精度が出せない欠点
がある。さらには絶縁層の繊密化の段階で山の一部では
再結晶化が進み、ヒロックや配線層同士の短絡が起こっ
たり、後にェレクトロマィブレーションの原因になる箇
所ができたりするなどの欠点もある。本発明はこれらの
欠点を解消するよう考え出されたもので、配線を２層以
上に多層とする場合、配線層にＭｏ，Ｗ，Ｔａ，Ｎｂ、
のうちの１つよりなる金属珪化物を用いて構成される多
層化の配線を用いるものである。
以下に一実施例を用いて本発明を説明する。第１図ａに
示すように半導体基体１の表面に、たとえばソース、ド
レィン領域２，３とゲート酸化膜４を介してゲート電極
５よりなる電界効果型素子を設けその上に全面に絶縁物
層６を付着させたのち、ソース、ドレイン、ゲート電極
取り出し用穴７，８，９を開ける。次に第１図ｂに示す
ように金属珪化物たとえばＭｏＳｉ層１０をスパッタ一
、または化学反応法、または蒸着法でたとえば３０００
Ａ程度付着し、パターンニングすることにより第１層目
の配線層を形成する。その後図ｃに示すように全面に絶
縁層１ １を付着させた後、コンタクトホール１２，１
３を開け、さらにＭｏＳｉ層１４を３０００Ａ程度付着
しパターニングすることにより第２層目の配線層を形成
する。このようにしてさらに、３層以上の多層配線を行
なうことができる。ＭｏＳｊは１０００ｑｏ程度の高温
に対して全く安定であるため、第２層目のＭｏＳｉ配線
層の形成後の１０００ｏｏ程度の熱処理により、第１及
び第２の配線層間の絶縁層たとえば１１の層は充分に繊
密化することができ、山の場合に問題となった諸点は全
て解決される。また同時に、上記熱処理によりＭｏＳｉ
配線層は低抵抗化され、抵抗値は多結晶半導体の場合よ
り比抵抗で約１桁低く、第２図に示すように膜厚がうす
くなった場合たとえば１５００Ａ程度になってもほとん
ど値が変わらないことがわかった。従って、多結晶半導
体の場合問題となった高抵抗性が解決され、また配線層
をさらにうすくすることも可能なため、多層化した場合
の段差の問題も著しく改善された。本説明では電界効果
型素子の配線について述べたが、半導体基体表面に作ら
れる素子はこれらに限らず、バイポーラトランジス夕で
もＣ／ＭＯＳでもその他の素子でもかまわない。
示すように半導体基体１の表面に、たとえばソース、ド
レィン領域２，３とゲート酸化膜４を介してゲート電極
５よりなる電界効果型素子を設けその上に全面に絶縁物
層６を付着させたのち、ソース、ドレイン、ゲート電極
取り出し用穴７，８，９を開ける。次に第１図ｂに示す
ように金属珪化物たとえばＭｏＳｉ層１０をスパッタ一
、または化学反応法、または蒸着法でたとえば３０００
Ａ程度付着し、パターンニングすることにより第１層目
の配線層を形成する。その後図ｃに示すように全面に絶
縁層１ １を付着させた後、コンタクトホール１２，１
３を開け、さらにＭｏＳｉ層１４を３０００Ａ程度付着
しパターニングすることにより第２層目の配線層を形成
する。このようにしてさらに、３層以上の多層配線を行
なうことができる。ＭｏＳｊは１０００ｑｏ程度の高温
に対して全く安定であるため、第２層目のＭｏＳｉ配線
層の形成後の１０００ｏｏ程度の熱処理により、第１及
び第２の配線層間の絶縁層たとえば１１の層は充分に繊
密化することができ、山の場合に問題となった諸点は全
て解決される。また同時に、上記熱処理によりＭｏＳｉ
配線層は低抵抗化され、抵抗値は多結晶半導体の場合よ
り比抵抗で約１桁低く、第２図に示すように膜厚がうす
くなった場合たとえば１５００Ａ程度になってもほとん
ど値が変わらないことがわかった。従って、多結晶半導
体の場合問題となった高抵抗性が解決され、また配線層
をさらにうすくすることも可能なため、多層化した場合
の段差の問題も著しく改善された。本説明では電界効果
型素子の配線について述べたが、半導体基体表面に作ら
れる素子はこれらに限らず、バイポーラトランジス夕で
もＣ／ＭＯＳでもその他の素子でもかまわない。
第１図は本発明の一実施例を説明するための断面図、第
２図は本発明の一実施例に用いるＭｏＳｉの抵抗値を示
す特性図である。 第１図 第２図
２図は本発明の一実施例に用いるＭｏＳｉの抵抗値を示
す特性図である。 第１図 第２図
Claims (1)
- １ 基板の半導体表面に半導体領域を形成する工程と、
前記半導体領域上に電極取り出し用穴を有する第１の絶
縁層を形成する工程と、前記半導体領域から前記第１の
絶縁層上に延在する第１配線層を形成する工程と、全面
上に形成された前記第１配線層上に配線接続孔を有する
酸化珪素系の第２の絶縁層を形成する工程と、前記配線
接続孔から前記第２の絶縁層上に延びるモリブデン、タ
ングステン、タンタル、ニオブの少くとも１種の珪化物
から構成される第２配線層を形成する工程と、その後少
くとも前記第２配線層及び第２の絶縁層を同時に高温で
熱処理する工程とを具備した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP247877A JPS6029221B2 (ja) | 1977-01-14 | 1977-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP247877A JPS6029221B2 (ja) | 1977-01-14 | 1977-01-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5388588A JPS5388588A (en) | 1978-08-04 |
| JPS6029221B2 true JPS6029221B2 (ja) | 1985-07-09 |
Family
ID=11530440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP247877A Expired JPS6029221B2 (ja) | 1977-01-14 | 1977-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029221B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4398335A (en) * | 1980-12-09 | 1983-08-16 | Fairchild Camera & Instrument Corporation | Multilayer metal silicide interconnections for integrated circuits |
| JPS5863165A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 多層電極構造を有した半導体装置 |
-
1977
- 1977-01-14 JP JP247877A patent/JPS6029221B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5388588A (en) | 1978-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2537413B2 (ja) | 半導体装置およびその製造方法 | |
| US5162262A (en) | Multi-layered interconnection structure for a semiconductor device and manufactured method thereof | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPS6029221B2 (ja) | 半導体装置の製造方法 | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JP2602848B2 (ja) | 半導体装置の製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH0644631B2 (ja) | 半導体装置及びその製造方法 | |
| KR100296133B1 (ko) | 반도체 장치의 금속 게이트 전극 형성방법 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPS63224342A (ja) | 半導体装置及びその製造方法 | |
| US5461005A (en) | Method of forming silicide in integrated circuit manufacture | |
| JPS62114231A (ja) | 半導体装置 | |
| JPS61245552A (ja) | 半導体装置の製造方法 | |
| JPS63316477A (ja) | 半導体装置およびその製造方法 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| JPH01187871A (ja) | 半導体装置の製造方法 | |
| JPH05326516A (ja) | 半導体装置 | |
| KR100222124B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH0435035A (ja) | 半導体装置 | |
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| JPS63275144A (ja) | 超電導体装置 | |
| JPH0235773A (ja) | 半導体装置 | |
| JPS61255050A (ja) | 半導体集積回路装置 |