JPS6029409B2 - 三角関数計算装置 - Google Patents

Description

【発明の詳細な説明】 本発明は入力される角度変数に対する三角関数値を計算
するＮ進計算機における三角関数計算装置に関し、特に
座標変換によって上記三角関数値を計算する装置に関す
るものである。

従来、電子式卓上計算機で三角関数値を計算する方法と
して、級数展開等の近似式を利用する方法や、常微分方
程式の数値解を使用する方法などがあったが、いずれも
計算方法が複雑であり、十分な精度で演算させるために
は演算時間が長くなりすぎるという欠点がある。

さらにデグリー（十進度数）、ラジアン、グラジアン等
の角度単位系によってそれぞれ別の正規化が必要になる
という欠点がある。本発明の目的は上述した欠点を除去
した三角関数計算装置を提供することにある。

本発明によれば、通常の四則計算に使用するゲート群と
共通なゲートが多くハードウェアが簡単になる。

また数値発生器の出力ｔａｎ‐ＩＮ−Ｋあるいは１びｔ
ａｎ‐ＩＮ−Ｋを変数の単位系と同じ単位系のものとす
るだけで、いかなる単位系の計算も可能となり、従って
各単位系別に必要とされた正規化が不要となりかつ十分
な精度の演算を行なうのに必要な演算時間を短縮するこ
とができる。以下、本発明の原理および実施例を図面を
参照して説明する。

本発明の演算原理はＣＯＲＤＩＣ（ＣＭｒｄｉｎａｔｅ
ＲｏｔａｔｉｏｎＤｉｇｔａＩ Ｃｏｍｐｕｔｅｒの略
：一松 信著、“初等関数の数値計算”１９７４王教育
出版発行、第三章四節参照）と呼ばれるものであり、特
に正薮（Ｇｎ）値を求める場合を例として以下に述べる
。

複素平面上に点（ｘｋ，ｙｋ）が与られたものとし、ｍ
式の如き一次変換を加え、新しい点（ｘ川，，ｙｋ＋，
）を作る。‘１｝式を複数形式で表わすと ｘｋ＋，十ｌｙｋ＋，＝（ｘＫ＋ｉｙｋ）（１十ｉ６Ｋ
）．・・．・・■となり、極座標上に第１図の如く表わ
すことができる。

すなわち、｛１’式の１次変換を極座標上の点（ｘｋ，
ｙｋ〉に加え新しい点（ｘｋ十，，ｙｋ十，）を作ると
、新しい点の動径Ｒｋ＋，と偏角Ａｗ，は急〒三≦暮三
千さ 害毒≧≦よ士ぎさ２）・／２｝‐‐‐‘３１の如
く表わすことができる。このように‘１）式の一次変換
を行なうことは、‘３｝式のようにもとの点の動座をＫ
ｋ倍し偏角をＱｋだけ回転させる回し伸ばし変換に相当
する。ここで新しい点は偏角地だけ回転した方向でもと
のベクトルに直角に進んだ点に相当する。ここで適当な
６ｋの列に対しｋ＝０からｋ＝ｎ−１までこの変換を順
次繰り返し（ｘ。

，れ）→（ｘｎ−ｙｎ）となった時以下の関係式を得る
。ここで初期値として丸＝０すなわちへ＝０を用いると
‘４｝式より又ｎ＝ＫＸｏＣＯＳＱ ｙｎ＝ＫＸ。

ｓｉｎＱ ・・・｛５
ー得られる。この‘５ー式のＫを計算することにより直
接余弦（ｃｏｓ）値、正弦（Ｓｉｎ）値を求めることが
できるが、本源理による演算によれば次式に示すように
Ｋを求めることなくｘｎとｙｎとの比として正援（ねｎ
）値を求めることができる。

ねｎＱ蓋：登窯暑薫きき薫き …‘６｝他の三角関
数値は以上のようにして求めた正援値を基に変換するこ
とにより求める。

本発明は上記原理に基づいて任意に与えられた角度の正
援値を計算する装置を提供するものである。

すなわち、本発明では与えられた角度Ｑに変換列６ｋの
逆正嬢値（ｔａｎ‐１６ｘ）すなわちＱｋがいくつ存在
するかを数え、その後一定の座標、例えば（１，０）を
与えて上記変換列６ｋを用い前に教えた回数だけ回し伸
ばし変換することにより与えられた角度上にある変換点
の座標位置（Ｘｎ，ｙｎ）を求め、ｙｎ／ｘｎを計算す
ることによって与えた角度Ｑの正援値を得るものである
。変換列としてはＮ進計算機の場合６ｋ＝Ｎ‐ｋを使用
する。

というのはＮ進計算機の場合変換列６ｋを上記のように
するとｍ式の一次変換がＫ桁回の右シフトと加減算で行
なうことができるからである。具体的には、２進の場合
６ｋ＝２‐ｋ，ＩＧ隼の場合６ｋ＝１０‐ｋであり、後
述する本発明の実施例では１０進計算機を想定し変換列
として６ｋ＝１０‐ｋを採用する。さらに新しい変数Ｙ
ｋ＝１びｙｋを導入すると｛１ー式は以下の如く表わす
ことができる。×ｋ十・＝×ｋ−１０‐２ｋＹｋＹｋ十
，＝１０×（Ｙｋ＋ｘｋ） …の後述する本発
明の実施例における計算には｛７｝式を用いる。

次に本発明の実施例を説明する。第２図は本発明に従っ
て三角関数を計算する装置のハードウェアの一実施例を
示したものである。

図において、Ｘおよびｘを含む部分はゲートｌａ，２ａ
，３ａを介しデータを循環保持するシフトレジスタであ
り、以下これをＸレジスタと称する。Ｙおよびｙを含む
部分はゲートｌｂ，２ｂ，３ｂを介しデータを循環保持
するシフトレジスタであり、以下これをＹレジスタと称
する。Ｚおよびｚを含む部分はゲートｌｃ，２ｂ，３ｃ
を介みデータを循環保持するレジスタであり、以下これ
をＺレジスタと称する。Ｗおよびｗを含む部分はゲート
ｌｄ，２ｄ，３ｄを介しデータを循環保持するシフトレ
ジスタであり、以下これをＷレジスタと称する。ＦＡは
入力信号Ｃによって加算と減算を制御可能な１Ｑ隼計算
用のディレィド・フル・アダーであり入力Ａ，Ｂに対し
（Ａ−Ｂ），（Ａ＋Ｂ）を計算する。４および５はそれ
ぞれフル・アダーＦＡのＡ側およびＢ側の入力信号を選
択するゲートであり、４にはゲート３ａ，３ｂ，３ｃ，
３３ｄの各出力が入力され、５にはゲート３ｂ，３ｃ，
３ｄ，数値発生器Ｓの各出力が入力される。

数値発生器Ｓは種々の数値データを発生することができ
る。Ｊはフル・アダーＦＡで計算された結果キヤリー（
Ｃａ）やボロ−（Ｂｏ）が発生した時あるいはゲート６
を介してフルーアダーＦＡの出力によってセットされる
フリツプフロツプである。ＲＯＭは各ゲートの動作を支
配する命令コードを格納するりード・オンリ・メモリ、
ＡＤＣはリード・オンリ・メモリＲＯＭのアドレスを指
定しプログラム・シーケンスを制御するアドレス・カウ
ンタであり、フリツプフロツプＪの出力によつてリード
・オン・メリＲＯＭのアドレスが修飾される。ＩＤはリ
ード・オン・メモリＲＯＭから読み出された命令コード
を解読し各ゲート類を動作させるマイクロ命令を発生す
るィンストラクション・デコーダ、ＴＥはデコーダＩＤ
からの命令に対応して各ゲートの動作タイミングを発生
するタイミング発生器である。第３図に×レジスタの詳
細な構成を示す。

図示の如くＸレジスタはデイジツトタイミング〜〜Ｔｍ
＋２に対応したｍ＋３桁の長さを持ち、Ｔｏに対応する
桁をｘ，Ｔ，〜Ｔｍ十，に対応する桁ふ〜×ｍを×，Ｔ
ｍ＋２に対応する桁を×ｋと称する。通常ｘは数値デー
タの小数点位置を、×は数値データを記憶し、Ｘｋは種
々のコントロールに用いられる。以下の説明において、
×と称する錫合ふ〜×ｍを意味し、×レジスタと称する
場合レジスタ全体を意味するものとする。なお、Ｙレジ
スタ、ＺレジスタおよびＷレジスタもＸレジスタと同様
の構成および意味を持つものとする。次に第２図の基本
動作を説明する。

１）レジスタ右シフト ×レジスタは通常はｘ→２ａ→×→３ａ→ｌａ→ｘのル
ープにより保持されているが、Ｘの右シフト命令（ＸＲ
Ｓ）が発生するとＴ，〜Ｔｍ＋，時間×→３ａ→２ａ→
×のループが開くことにより×は右シフトされる。

この場合、ｘが１桁分であるので１桁右シフトされる。
Ｙレジスタ、Ｚレジスタおよび他のタイミングに関して
も同様である。２）レジスタ左シフト Ｘ左シフト命令（Ｘは）が発生ると、Ｘ→３ａ→４一Ｆ
Ａ→６一ｌａ→ｘ→２ａ→ＸのループがＴ，〜Ｔｍ＋，
の間開く。

フル・アダーＦＡは１桁分の時間遅れを持つためＸの内
容は１桁左シフトされる。但しこの時のフル・アダーＦ
ＡのＢ側入力としてどの信号も選択されず、従ってフル
・アダーＦＡは（Ａ十０）または（Ａ−０）の動作をす
ることになり×の内容は変化しない。なお、他のレジス
タの場合も同様に動作する。３）レジスタ間の加減算 この命令が発生した場合、フル・アダーＦＡのＡ側入力
にはゲート３ａの出力あるいはゲート３ｂの出力が入力
され、Ｂ側入力には他のゲート３ｂの出力あるいはゲー
ト３ｃの出力が入力される。

この時、信号Ｃによって加算、減算のどちらかを指定し
、フル・アダ−ＦＡの出力はゲートを通じ×レジスタあ
るいはＹレジスタへ格納される。またフル・アダーＦＡ
による計算の結果桁上り（Ｃａ）や桁借り（軌）が生じ
た時はフリツプフロツプＪをセットしこのフリツプフロ
ツプＪの出力によってアドレス・カウンタＡＤＣを修飾
する。次の命令がデコードされるとフリツプフロツプＪ
はリセットされる。タイミング発生器ＴＥは演算を実行
すべきタイミング信号を発生し上記のゲート類を開成さ
せるが、ゲートｌａ〜ｌｄにはフル・アダーＦＡの遅れ
に合わせるため１ディジット遅れのタイミングが加えら
れる。４）レジスタと数値データの加減算 この命令が発生すると、フル・アダーＦＡのＡ側入力に
はゲート３ａ〜３ｄの出力のいずれかが入力され、Ｂ側
入力には数値発生器Ｓより発生される数値データが入力
される。

ただし数値ｚは演算実行タイミングの最初のディジット
のみに発生され他のタイミングでは０とする。例えば、
Ｘ（Ｔ，〜Ｔｍ＋，）ならばＴ，の時間に数値ｎが発生
されることになる。フル・アダ−ＦＡによる加減算は上
記３）の場合と同様に行なわれる。５）レジスタの内容
と数値との比較 Ｘを例にとると、ゲート３ａの出力は通常の保持を行な
うべくゲートｌａに戻るとともにゲート４に入力されて
いるが、この命令が発生すると実行タイミング間ゲート
４はフル・アダーＦＡのＡ側入力としてゲート３ａの出
力を選択しゲート５はＢ側入力として数値発生器Ｓの出
力を選択し、減算を行なう。

この演算結果はゲート６を介してフリツプフロツプＪに
入力されるがゲートｌａには入力されない。従って減算
結果が０の場合フリツプフロツプＪはセットされずその
他の場合セットされ、またレジスタの内容は変化しない
。なお、他のレジスタの場合も同様の動作をする。６）
レジスタへの数値データのロード この命令が発生すると、ゲート４はフル・アダ−ＦＡの
Ａ側入力としてどの信号も選択せずゲート５はＢ側入力
として数値発生器Ｓの出力を選択し、フル・アダーＦＡ
による加算が指示される。

フル・アダーＦＡの出力はゲート６により選択されたレ
ジスタの入力ゲート（例えばＸレジスタならばゲートｌ
ａ）に実行タイミング間入力される。この時、数値発生
器Ｓはディジット毎に異つたデータを発生することが可
能である。レジスタの入力ゲ−トｌａ〜ｌｄのタイミン
グは上記３）と同機１ディッシュ遅れとなる。７）Ｘレ
ジスタら他のレジスタへのデータ転送Ｙレジスタへのデ
ータ転送命令を例にとると、×（Ｔ，〜Ｔｍ＋，）の出
力は３ａ→４→ＦＡのＡ側入力と入力され、一方ＦＡの
Ｂ側入力としてはゲート５はどの信号も選択しない。

フル・アダーＦＡの出力はゲート６を介しゲートｌｂに
入力される。フル・アダーＦＡからの出力は１デイジツ
ト遅れるので、ゲートｌｂはＴ２〜Ｔｍ＋２間ゲート６
の出力をｙへ送りその他にはゲート３ｂの出力をｙへ送
る。８）×レジスタへの他レジスタよりのデータ転送Ｚ
レジスタよりＺｋの転送を例にとると、Ｚｋ（Ｔｍ＋２
）の出力は３ｃ→５→ＦＡのＢ側入力と入力され、一方
ＦＡのＡ側入力としてはゲート４はどの信号も選択しな
い。

フル・アダーＦＡからの出力はゲート６を介しゲートｌ
ａに入力される。フル・アダ−ＦＡからの出力は１デイ
ジット遅れるので、ゲートｌａはＴｏの間ゲ−ト６の出
力をｘに送りその他にはゲート３ａの出力をｘに送る。
次に本発明に従って第２図のハードウェアにニ角関数を
演算させるフローチャートの一実施例を示した第４図を
参照して本実施例による演算動作を説明する。まず、ス
テップ１において前述したハードウェアの動作６）を行
なってＸｋに数値データ０を記憶する。

Ｘｋを演算終了のカウンタとして用いるためＸｋをクリ
アする必要があるからである。次のスチップ２において
前述のハードウェアの動作６）を行ない数値発生器Ｓよ
りＹに１びねｎ‐１１０‐Ｋをロードする。１びｔａｎ
‐１１０‐Ｋの値は角度単位系としてデグリー（ｄｅｇ
ｒｅｅ），ラジアン（ｒａｄｉａｎ），グラジアン（餌
ａｄｉａｎ）のいずれが基準となるかによりロードされ
る数値が異なる。

表１に例としてｋ＝０より４までの各単位系のｔａｎ‐
１１０‐Ｋの値を示す。なお、グラジアンとはヨーロッ
パで用いられている単位系で９のｅｇｒｅｅ＝１０咳ｒ
ａｄｉａｎの関係にある。以後本実施例においては単位
系としてラジアンが採用されているものとして説明する
が、他の単位系が基準となっている場合には以後の説明
の１びねｎ−１１０‐Ｋの値を他の単位系の値に置きか
えれば全く同じ説明となる。表１：ｔａｎ‐１１０‐Ｋ この数値は例えば本実施例の如くラジアンを基本単位と
する場合、Ｋ＝０の時０．７８５３・・・，Ｋ＝１の時
０．９９６６である。

第５図にＹレジスタにＫ＝０の時のデータがロードされ
ている様子を示す。またこの時被演算数（角度変数）は
×レジスタに既にロードされ小数点はＸｍの位置に固定
されているものとする。さらにＺ，Ｗの両レジスタには
データとしてＺ，Ｗの全桁に０がロードされ、クリアさ
れているものとする。ステップ３，４はＸよりＹをボロ
ーが出るまで減算しポローの出る直前までのループ回数
を乙に記憶する。ここでハードウェアの動作はステップ
３ではＦＡのＡ側入力として×がＢ側入力としてＹがそ
れぞれ選択され減算結果を×に入れることにより、また
ステップ４ではＦＡのＡ側入力としてＺが、Ｂ側入力と
して数値発生器ＳよりＴ．のタイミングで発生される１
がそれぞれ選択され加算結果は乙に記憶されることによ
り両ステップとも前述の動作３），４）を行なう。ステ
ップ５ではステップ３でＢｏが発生するまで減算を行な
っているので、１回引きすぎた状態となっているのでこ
れを元に戻すためにＦＡのＡ側入力をＸレジス夕、Ｂ側
入力をＹレジスタ、演算タイミングをＴ，〜Ｔｍ十，と
して加算を行なう。

これは前述の動作３）の加算である。ステップ６では×
の左シフトを行なう。これは数値発生器Ｓよりのデータ
を常にＹｍ‐，からロードし有効桁数を減らさないよう
にするためである。従って、簡便な電子式卓上計算機に
おいてははｎ‐１１０‐Ｋを数値発生器よりロードする
ようにすればステップ６は不要となる。ステップ７では
Ｚの左シフトを行なう。これはこの×ｋの値の演算が終
了したので次のＸｋの値に対応するステップ３の減算回
数を記憶するためである。ステップ６および７では前述
のハードウェアの動作２）を×レジスタのＸ，Ｚレジス
タのＺに対して行なっている。次のステップ８ではＦＡ
のＡ側入力としてＸレジスタ、Ｂ側入力として×ｋのタ
イミングで数値発生器Ｓより発生される数値データ１を
選択して前述のハードウェアの動作４）を行なう。この
動作は桁カウンタＸｋをインクリメントするためである
。ステップ９では桁カウン夕の内容Ｘｋと数値データの
比較を行なって桁数分だけ計算しているかどうか判定し
ている。このステップは、ハードウェアの動作４）で述
べたようにＦＡのＡ側入力に×レジスタ、Ｂ側にＮより
Ｔｍ＋２のタイミングで発生されるｍを選択して減算す
ることにより行なわれる。ステップ９までのステップで
‘４１式において×の内容を表１の数列の部分和で表現
する過程が終了し、Ｚには各々数値を何度用いたかがＫ
の値に対応して格納されている。

今度は【１１式の１次変換を行なうのであるがここでは
の式の如く新しい変数ＹＫ＝１ぴｙＫが導入された形で
計算される。この時点では、Ｚの内容としてＺにＫ＝ｉ
（ｉ＝０〜ｍ）の減算回数が記憶されている。またＸに
は減算の余りが残っている。ここで、Ｘの減算の余りを
利用して演算速度を向上させる方法もあるが、説明を簡
単にするためにステップ１０およびステップ１１でハー
ドウェアの動作６に述べた手順により×およびＹの全桁
に０をロードしクリアする。次のステップ１２では同様
にハードウェアの動作６）で動作タイミングにＴｍ十，
を選択し×ｍに１をロードし、これを初期値とする。こ
のように（１，０）という座標を与えて、上で使った６
Ｋを用い上で教えた数だけ回し伸ばし変換すれば、与え
られた角度上にある変換点の座標位置【５｝式の（ｘｍ
ｙｎ）が求まる。ステップ１３でＺから１を減ずる。

Ｚｏ＝０ならＢ。を生じステップ１６へ、Ｂｏを生じな
けばステップ１４へ移る。この部分の動作についてはハ
ードウェアの動作４）で述べた通りである。ステップ１
４ではＸの内容とＹの内容を加算した値を１ぴ音した値
がＹレジスタに記憶される。ステップ１５で×よりＹの
内容を２Ｋ回右シフトしたものを減算する。ここでＫは
Ｘｋの内容である。このＫ桁右シフトおよび減算は例え
ば第６図の如き命令の組合せで実現できる。第６図にお
いて、ステップ１では×ｋの内容をＺｋに転送する。

これは以下の演算により×ｘが破壊されるのでＸｋの内
容を保存するためである。この動作についてはハードウ
ェアの動作７）で述べた通りで、Ｙレジスタの代りにＺ
レジスタを用い、動作タイミングをＴｍ＋２とすること
により実現できる。続いてステップ２ではＹ内容をＷに
転送する。これもハードウェアの動作７）で述べた動作
のタイミングをＴ，〜Ｔ帆，とすることにより実現でき
る。ステップ３ではＸｋより１を減ずるのでＸｋ＝１に
なればＢｏを生じ、Ｂｏを生じるとステップ６へ、また
Ｂを生じなければステップ４へ移る。ステップ４および
ステップ５ではＷを右シフトしている。したがってこの
ループを氏が生ずるまで回ることによりＹの内容がＸｋ
の内容の２倍右シフトされ×ｋの内容がＫであと１０‐
球ＹがＷレジスタに得られる。ステップ３で＆を生ずる
と移行するステップ６ではＸよりＷが減算され差は×レ
ジス夕に記憶される。以上述べてきたようにステップ２
〜６により×−１０‐靴Ｙが×に得られる。ステップ７
はハードウェアの動作８）で述べた如くＺＫに転送する
ステップ３によって破壊されたＸｋの内容を再びＸｋに
とりもどすためのものである。再び第４図の説明に戻る
。

ステップ１３〜１５は特定のＫの値に対する乗算ルーチ
ンである。ステップ１３で馬が生じステップ１６へ移る
と次のＫの値に対する減算回数乙にセットするためにＺ
を１桁右シフトする。次のステップ１７では桁合わせの
ためＹを１桁右シフトする。続いてＫの値をデクリメン
トするためにＸｋより１を減ずるステップ１８はこの演
算の終了を検出するためのステップであり、Ｘｋの値が
１を減じてＢｏを生ずるとこの演算は終了し、Ｘレジス
タには｛５ー式のｘｎの右辺が、またＹレジスタには【
５｝式のｙｎの右辺が求まることになる。以上述べてき
たようにこの方法による演算ではＸレジスタとＹレジス
タの比として正援値が与えられるので、正援値を求める
ためには‘６｝式に示すようにＹレジスタの内容を×レ
ジスタの内容で除算しなければならない。

この方法については単なる除算であって第７図に示すよ
うな方法によって行なわれる。第７図のステップ１では
×ｋをクリヤするためにＸｋに０をロードする。

ステップ２ではＸよりＷへデータを転送する。ステップ
３ではＦＡのＡ側にＹレジスタの出力、Ｂ側にＷレジス
タの出力をそれぞれ選択し、Ｔ，〜Ｔ帆，のタイミング
で除算を行なう。このステップでＢが生ずればステップ
５へ、Ｂｏが生じなければステップ４へ移行する。ステ
ップ４では特定のＫの値に対する除算回数を記憶するた
めに乙に１を加算する。ステップ３で＆が生ずると１回
引きすぎであるのでＹ＋Ｗの加算を行ない元に戻す。次
のステップ６では次のＫの値に対して再度除算が可能と
なるようＹの左シフトを行なう。ステップ７では、次の
Ｋ値に対しての除算回数が記憶できるようにＺの左シフ
トを行なう。ステップ８ではＫの値のインクリメントを
行なうためにＸｋに１を加算する。次のステップ９は演
算終了の判定を行なうステップ×ｋと数値発生器Ｓの出
力ｍとの比較を行ないＫ＝ｍなら演算が終了す。またＫ
≠ｍなる時は再びステップ３に戻り以上述べてきた動作
を反復する。最終的にはＺの内容が求める正薮の値とな
る。以上の説明では記憶装置としてレジスタを用いたが
勿論この記憶装置としてＲＡＭ（ランダムアクセスメモ
リ）を使用することも可能である。

またＲＯＭより読み出される命令（ィンストラクション
）の一部が、特定命令が読み出された場合に数値データ
としてレジスタに入力されるように構成すると数値発生
器Ｓは不要となりＲＯＭで数値発生器Ｓの代用が可能で
ある。

【図面の簡単な説明】

第１図は本発明の演算原理である１次変換を極座標上の
点として示した図で、（ｘｋ，ｙｋ）は１次変換を加え
る前の点で、この点に１次変換を加え（ｘｋ…ｙｋ＋，
）とする。 第２図は本発明の一実施例を示したブロック図で、ｘ，
ｙ，ｚ，Ｘ，Ｙ，Ｚはしジスタ；ｌａ，２ａ，３ａ，ｌ
ｂ，２ｂ，３ｂ．ｌｃ，２ｃ，３ｃ，ｌｄ，２ｄ，３ｄ
，４，５，６はゲート；ＦＡはデイレイド・フル・アダ
ー；ＡＤＣはアドレスカウンタ；■はインストラクシヨ
ンデコーダ；Ｊはフリツプフロツプ；ＲＯＭはリード・
オンリー・メモリ；Ｓは数値発生器；ＴＥはタイミング
発生器である。第３図は第２図のＸレジスタの詳細な構
成を示した図である。第４図は本発明の原理に従って×
レジスタとＹレジスタの比として正援値を求める直前ま
でのフローチャートを示した図である。第５図はラジア
ンを単位としてｔａｎ‐１１０‐ＫがＹレジスタにロー
ドされた状態を示した図である。第６図は第４図に用い
られるＫ桁右シフトおよび減算のフローチャートの一例
を示した図である。第７図は第４図のフローチャートに
続くＸレジスタとＹレジスタの比としてＺレジスタに正
援値を求めるフローチャートの一例を示した図である。
第１図 第２図 第３図 第５図 界ム図 第６図 苑７図

Claims (1)

【特許請求の範囲】
1. １ 入力される角度変数に対する三角関数値を計算する
   Ｎ進計算機における三角関数計算装置において、入力さ
   れる上記角度変数を記憶する第１の記憶手段と、入力さ
   れる上記角度変数と同一単位系の逆正接値ｔａｎ＾−＾
   １Ｎ＾−＾Ｋまたは１０＾Ｋｔａｎ＾−＾１Ｎ＾−＾Ｋ
   をＫ＝０より正整数ｍまで逐次発生する手段と、固定さ
   れたＫに対する前記逆正接値を上記第１の記憶手段から
   ボローが生じる直前まで繰り返し減算する手段と、該減
   算手段をＫの値に対応して記憶する第２の記憶手段と、
   第３の記憶手段と、第４の記憶手段と、該第４の記憶手
   段の内容を固定されたＫの値の２倍の桁数分右シフトす
   る手段と、上記第１の記憶手段の内容を上記第３の記憶
   手段の内容に加算する手段と、上記第１の記憶手段の内
   容より上記第４の記憶手段の内容を減算する手段と、任
   意の数値を上記記憶手段の任意の記憶手段に記憶させる
   手段と、上記記憶手段のうちのある記憶手段より他の記
   憶手段へ記憶内容を転送する手段とを備え、Ｋの値の０
   よりｍまでのそれぞれに対応して逐次発生される上記逆
   正接値を、Ｋの値にそれぞれ対応して上記第１の記憶手
   段よりボローが生ずるまで減算し、ボローが生ずる直前
   までの減算回数をＫに対応して上記第２の記憶手段に記
   憶し、上記演算がＫの値で０よりｍまで反復された後、
   上記第１の記憶手段の内容を０として上記第１の記憶手
   段に１を設定し、Ｋに対応した減算回数分だけ上記第３
   の記憶手段の内容に上記第１の記憶手段の内容を加算し
   た値を１０倍するとともに上記第３の記憶手段の内容を
   上記第４の記憶手段に転送し該第４の記憶手段の内容を
   Ｋの数値の２倍の桁数分右シフトし、しかる後上記第１
   の記憶手段の内容より上記第４の記憶手段の内容を減算
   する操作を反復し、これをＫの値が０からｍになるまで
   繰り返した後の上記第１の記憶手段の内容と上記第３の
   記憶手段の内容の比として、上記角度変数の正接値を得
   ることを特徴とする三角関数計算装置。