JPS602948A - エツチング方法 - Google Patents
エツチング方法Info
- Publication number
- JPS602948A JPS602948A JP58109135A JP10913583A JPS602948A JP S602948 A JPS602948 A JP S602948A JP 58109135 A JP58109135 A JP 58109135A JP 10913583 A JP10913583 A JP 10913583A JP S602948 A JPS602948 A JP S602948A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- oxide film
- photoresist
- thermal oxide
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- ing And Chemical Polishing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、単結晶シリコン基板にテーパエツチングを
施すエツチング方法に関するものである。
施すエツチング方法に関するものである。
（従来技術）
最も一般的な素子能動領域の分離法を第１図を参照して
説明する。
説明する。
まず、単結晶シリコン基板ｌ上にシリコン酸化膜２を形
成した後、これを通常のホトリソ工程でノリーニングす
る（第１図（ａ））。
成した後、これを通常のホトリソ工程でノリーニングす
る（第１図（ａ））。
次に、そのバターニングされたシリコン酸化膜２をエツ
チングマスクとしてシリコン基板１を垂直に堀シ込み、
溝３を形成する（側１図（ｂ））。
チングマスクとしてシリコン基板１を垂直に堀シ込み、
溝３を形成する（側１図（ｂ））。
次に、そのｆｆ’ｊ： ３の内壁にシリコン酸化膜４を
成長させた後、多結晶シリコン５を溝３に埋め込む。
成長させた後、多結晶シリコン５を溝３に埋め込む。
さらに、熱酸化して多結晶シリコン５の表面部にシリコ
ン酸化膜６を形成する。（第１図（Ｃ））しかる後、シ
リコン酸化膜２と６の膜厚差を利用してシリコン酸化膜
２のみを取ル除く（第１図（ｄ））。このシリコン酸化
膜２の除去によシ露出したシリコン基板部が５間の分離
領域（シリコン酸化膜６と多結晶シリコン５からなる）
によシ互いに分離された素子能動領域７である。
ン酸化膜６を形成する。（第１図（Ｃ））しかる後、シ
リコン酸化膜２と６の膜厚差を利用してシリコン酸化膜
２のみを取ル除く（第１図（ｄ））。このシリコン酸化
膜２の除去によシ露出したシリコン基板部が５間の分離
領域（シリコン酸化膜６と多結晶シリコン５からなる）
によシ互いに分離された素子能動領域７である。
しかるに、このような分離法では、多結晶シリコン５を
熱酸化する工程で、酸化による多結晶シリコンの体積膨
張のためにシリコン基板ＩＫ応力が生じるため、素子能
動領域７の部分に結晶欠陥が生じて、トランジスタ特性
を悪化させるという問題がある。
熱酸化する工程で、酸化による多結晶シリコンの体積膨
張のためにシリコン基板ＩＫ応力が生じるため、素子能
動領域７の部分に結晶欠陥が生じて、トランジスタ特性
を悪化させるという問題がある。
この問題を解決するためには、多結晶シリコン５を埋め
込む＃３をテーパ状として、その斜面で体積膨張圧よる
応力を緩和することが必要である。
込む＃３をテーパ状として、その斜面で体積膨張圧よる
応力を緩和することが必要である。
そのためには、シリコン基板１をテーパエツチングする
必要が１ハそれにはエツチング工程でガス種、ガス流１
１．圧力、ＲＦ電力などの条件を変更することが必要と
なるが、これらの条件を変更するとエツチング速度、均
一性１選択比なども変わってしまうので、それぞれのデ
バイスによって異ったテーパ角（斜面の角度）が必要な
場合、エツチング条件の選定が極めて困難であった。
必要が１ハそれにはエツチング工程でガス種、ガス流１
１．圧力、ＲＦ電力などの条件を変更することが必要と
なるが、これらの条件を変更するとエツチング速度、均
一性１選択比なども変わってしまうので、それぞれのデ
バイスによって異ったテーパ角（斜面の角度）が必要な
場合、エツチング条件の選定が極めて困難であった。
（発明の目的）
この発明は上記の点に＠みなされたもので、同一のエツ
チング装置でエツチング条件を変更せずにテーパ角を制
御することができるエツチング方法を提供することを目
的とする。
チング装置でエツチング条件を変更せずにテーパ角を制
御することができるエツチング方法を提供することを目
的とする。
（実施例）
以下この発明の一実施例を第２図を参照して説明する。
第２図（ａ）において、１１は表面が（１００）の単結
晶シリコン基板であシ、まず、この基板ｌｌ上に約１５
００Ｘ厚に熱酸化膜１２を成長させる。
晶シリコン基板であシ、まず、この基板ｌｌ上に約１５
００Ｘ厚に熱酸化膜１２を成長させる。
さらに、その熱酸化膜１２上に約１・５μｍ厚にホトレ
ジスト（たとえばマイクロポジット１４００−１７）１
３を塗布する。（第２図（ａ））しかる後、ホトレジス
ト１３を通常のホトリソ工程でホトレジストパターン（
感元性樹脂層の）やターン） １３’とする。次に、そ
のホトレジストパターン１３′をマスクとして熱酸化膜
１２をエツチングすることＫより、この熱酸化膜１２を
ホトレノストパターン１３’と同一の熱酸化膜ノやター
ン］ ２’とする。（第２図０））） 次に、熱酸化膜・リーン１２′とホトレジストパターン
１３′をエツチングマスクツやターンとして単結晶シリ
コン基板１１を約１μｍエツチングする。
ジスト（たとえばマイクロポジット１４００−１７）１
３を塗布する。（第２図（ａ））しかる後、ホトレジス
ト１３を通常のホトリソ工程でホトレジストパターン（
感元性樹脂層の）やターン） １３’とする。次に、そ
のホトレジストパターン１３′をマスクとして熱酸化膜
１２をエツチングすることＫより、この熱酸化膜１２を
ホトレノストパターン１３’と同一の熱酸化膜ノやター
ン］ ２’とする。（第２図０））） 次に、熱酸化膜・リーン１２′とホトレジストパターン
１３′をエツチングマスクツやターンとして単結晶シリ
コン基板１１を約１μｍエツチングする。
ここで、エツチングは、平行平板型ドライエツチング装
置を用いて、四塩化炭素ガス５０ ＳＣＣＭ＊圧力０．
ＩＴｏｒｒ、高周波電源周波１４００ＫＨｚ、高周波電
流３Ａの条件で行う。すると、エツチング中にホトレジ
ストパターン１３′のホトレジストが熱変形してエツチ
ング部の側壁に流れ出し、これがエツチングマスクとな
る。このように、流れ出たホトレジストでエツチング部
の側壁を覆いつつエツチングを進めることによシ、この
場合は、第２図（Ｃ）に示すようにテーノＪ？状の溝１
４が基板１１に形成される。
置を用いて、四塩化炭素ガス５０ ＳＣＣＭ＊圧力０．
ＩＴｏｒｒ、高周波電源周波１４００ＫＨｚ、高周波電
流３Ａの条件で行う。すると、エツチング中にホトレジ
ストパターン１３′のホトレジストが熱変形してエツチ
ング部の側壁に流れ出し、これがエツチングマスクとな
る。このように、流れ出たホトレジストでエツチング部
の側壁を覆いつつエツチングを進めることによシ、この
場合は、第２図（Ｃ）に示すようにテーノＪ？状の溝１
４が基板１１に形成される。
しかる後、過酸化水素水と硫酸の混合溶液（混合比ＨＪ
０４ ’ Ｈ２０ｔ ＝ ４ ： １ ）に３０分間
浸し、ホトレゾストパターン１３′を除去する。以上に
よシ、素子能動領域が熱酸化膜（熱酸化膜パターン１２
′）で保護され、素子分離領域がテーパエツチングされ
た構造物が形成される。（第２図（ｄ））以上のように
一実施例では、ホトレジストの熱変形を利用してテーパ
のついたエツチングを行った。すなわち、’ｌ′−行平
板型ドライエツチング装置を用いた、四塩化炭素ガス５
０８ＣＣＭ、圧力０．ＩＴｏｒｒ、高周波電流３．ＯＡ
の条件のエツチングでは、エツチングマスクが熱酸化膜
のみの場合、単結晶を垂直（テーパ角９０°）にエツチ
ングするが、エツチングマスクとして熱酸化膜の上にホ
トレジストを乗せることにより、テーパのついたエツチ
ングを行うことができる。そして、このテーパ角は第３
図に示すようにホトレノスト膜厚を変えること例よって
制御でき、ガス抽、ｊス流量、ガス圧力、高周波電力を
変更する必要がないので、一台の装置で各種のデバイス
を処理し、それぞれのデバイスが異なったテーパ角の溝
を必要とするときには非常に有効である。
０４ ’ Ｈ２０ｔ ＝ ４ ： １ ）に３０分間
浸し、ホトレゾストパターン１３′を除去する。以上に
よシ、素子能動領域が熱酸化膜（熱酸化膜パターン１２
′）で保護され、素子分離領域がテーパエツチングされ
た構造物が形成される。（第２図（ｄ））以上のように
一実施例では、ホトレジストの熱変形を利用してテーパ
のついたエツチングを行った。すなわち、’ｌ′−行平
板型ドライエツチング装置を用いた、四塩化炭素ガス５
０８ＣＣＭ、圧力０．ＩＴｏｒｒ、高周波電流３．ＯＡ
の条件のエツチングでは、エツチングマスクが熱酸化膜
のみの場合、単結晶を垂直（テーパ角９０°）にエツチ
ングするが、エツチングマスクとして熱酸化膜の上にホ
トレジストを乗せることにより、テーパのついたエツチ
ングを行うことができる。そして、このテーパ角は第３
図に示すようにホトレノスト膜厚を変えること例よって
制御でき、ガス抽、ｊス流量、ガス圧力、高周波電力を
変更する必要がないので、一台の装置で各種のデバイス
を処理し、それぞれのデバイスが異なったテーパ角の溝
を必要とするときには非常に有効である。
（発明の効果）
以上詳述したようにこの発明のエツチング方法によれば
、エツチングマスクとしての感元性樹脂の熱変形を利用
して基板をチーツクエツチングするようにしたので、エ
ツチング条件の変更にたよらず、感元性樹脂の厚さを変
えるだけで容易にテーノ９角を制御できる。
、エツチングマスクとしての感元性樹脂の熱変形を利用
して基板をチーツクエツチングするようにしたので、エ
ツチング条件の変更にたよらず、感元性樹脂の厚さを変
えるだけで容易にテーノ９角を制御できる。
第１図は一般的な素子能動領域の分離法を説明するため
の断面図、第２図はこの発明のエツチング方法の一実施
例を説、明するための断面図、第３図はホトレノスト膜
厚とテーパ角の関係を示す特性図でちる。 １１・・・単結晶シリコン基板、１２＾・・熱酸化膜。 １２′・・・熱酸化膜パターン、１３・・・ホトレジス
ト。 １３’・・・ホトレジストパターン、１４・・・溝。 特許出願人 沖電気工業株式会社 ｂ（シ １ 鳳 第２図
の断面図、第２図はこの発明のエツチング方法の一実施
例を説、明するための断面図、第３図はホトレノスト膜
厚とテーパ角の関係を示す特性図でちる。 １１・・・単結晶シリコン基板、１２＾・・熱酸化膜。 １２′・・・熱酸化膜パターン、１３・・・ホトレジス
ト。 １３’・・・ホトレジストパターン、１４・・・溝。 特許出願人 沖電気工業株式会社 ｂ（シ １ 鳳 第２図
Claims (1)
- 単結晶シリコン基板上に感光性樹脂層を含むエツチング
マスクツ臂ターンを形成する工程と、そのノやターンを
エツチングマスクとして感光性樹脂を熱変形しつつ基板
をテーパエツチングする工程とを具備してなるエツチン
グ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58109135A JPS602948A (ja) | 1983-06-20 | 1983-06-20 | エツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58109135A JPS602948A (ja) | 1983-06-20 | 1983-06-20 | エツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS602948A true JPS602948A (ja) | 1985-01-09 |
Family
ID=14502467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58109135A Pending JPS602948A (ja) | 1983-06-20 | 1983-06-20 | エツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602948A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157458U (ja) * | 1987-03-31 | 1988-10-14 | ||
| EP0614215A1 (fr) * | 1993-03-05 | 1994-09-07 | Alcatel N.V. | Procédé de formation d'un contact métallique sur un relief d'un substrat semi-conducteur, incluant une étape de fluage d'une couche de résine photosensible |
| US6707107B2 (en) | 2000-06-26 | 2004-03-16 | Nec Lcd Technologies, Ltd. | Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern |
| JP2007123781A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | アライメントマーク付き半導体基板及びアライメントマークの製造方法 |
| EP2487793A1 (fr) * | 2011-02-11 | 2012-08-15 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procédé de réalisation d'un dispositif acoustique comprenant une structure de cristal phononique à inclusions de type conique qui contrôle la bande d'arrêt dudit dispositif |
-
1983
- 1983-06-20 JP JP58109135A patent/JPS602948A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157458U (ja) * | 1987-03-31 | 1988-10-14 | ||
| EP0614215A1 (fr) * | 1993-03-05 | 1994-09-07 | Alcatel N.V. | Procédé de formation d'un contact métallique sur un relief d'un substrat semi-conducteur, incluant une étape de fluage d'une couche de résine photosensible |
| FR2702306A1 (fr) * | 1993-03-05 | 1994-09-09 | Alcatel Nv | Procédé d'auto-alignement d'un contact métallique sur un substrat de matériau semi-conducteur. |
| US6953976B2 (en) | 2000-06-26 | 2005-10-11 | Nec Lcd Technologies, Ltd. | Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern |
| US6791145B2 (en) | 2000-06-26 | 2004-09-14 | Nec Lcd Technologies, Ltd. | Semiconductor device formed by utilizing deformed pattern |
| US6949766B2 (en) | 2000-06-26 | 2005-09-27 | Nec Lcd Technologies, Ltd. | Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern |
| US6707107B2 (en) | 2000-06-26 | 2004-03-16 | Nec Lcd Technologies, Ltd. | Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern |
| US6977422B2 (en) | 2000-06-26 | 2005-12-20 | Nec Lcd Technologies, Ltd. | Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern |
| US7030467B2 (en) | 2000-06-26 | 2006-04-18 | Nec Lcd Technologies, Ltd. | Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern |
| US7060623B2 (en) | 2000-06-26 | 2006-06-13 | Nec Lcd Technologies, Ltd. | Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern |
| US7554164B2 (en) | 2000-06-26 | 2009-06-30 | Nec Lcd Technologies, Ltd. | Semiconductor device having a gap between a gate electrode and a dummy gate electrode |
| JP2007123781A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | アライメントマーク付き半導体基板及びアライメントマークの製造方法 |
| EP2487793A1 (fr) * | 2011-02-11 | 2012-08-15 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procédé de réalisation d'un dispositif acoustique comprenant une structure de cristal phononique à inclusions de type conique qui contrôle la bande d'arrêt dudit dispositif |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01241823A (ja) | 半導体装置の製造方法 | |
| JPS63280424A (ja) | シリコン基板中に凹みをエツチングする方法 | |
| JPS602948A (ja) | エツチング方法 | |
| JPH04251925A (ja) | 半導体装置の製造方法 | |
| JPS61271839A (ja) | パタ−ン形成方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPS5871638A (ja) | エツチング方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPS6083331A (ja) | 溝形成方法 | |
| JP2723384B2 (ja) | 半導体装置の製造方法 | |
| JPH03270223A (ja) | 非晶質シリコン薄膜のドライエッチング方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH01214026A (ja) | メサ構造のエッチング方法 | |
| JPS5994842A (ja) | 半導体装置の製造方法 | |
| JPS5831578A (ja) | 半導体装置の製造方法 | |
| JPS61184828A (ja) | 半導体装置の製造方法 | |
| JPH03142829A (ja) | 基体のエッチング方法 | |
| JPS58130528A (ja) | 半導体のエツチング方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPS6194328A (ja) | エツチング方法 | |
| KR930012119B1 (ko) | 소자분리 산화막 제조방법 | |
| CN114050106A (zh) | 掩模层的重工方法及氮化硅蚀刻方法 | |
| JPH01300520A (ja) | パターン形成方法 | |
| JPS597222B2 (ja) | 半導体装置の製造方法 | |
| JPS63182820A (ja) | 半導体基板のエツチング方法 |