JPS6030175A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6030175A JPS6030175A JP58139277A JP13927783A JPS6030175A JP S6030175 A JPS6030175 A JP S6030175A JP 58139277 A JP58139277 A JP 58139277A JP 13927783 A JP13927783 A JP 13927783A JP S6030175 A JPS6030175 A JP S6030175A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- electrode
- emitter
- insulating film
- emitter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａｌ 発明の技術分野
本発明は半導体装置に係り、特にパターンを微小化し得
る二重拡散横型バイポーラトランジスタの改良された構
造に関する。
る二重拡散横型バイポーラトランジスタの改良された構
造に関する。
（ｂｌ 従来技術と問題点
第１図は通禽の二重拡散横型バイポーラトランジスタの
構造を示す要部断面図で、１は一導電型を有する半導体
基板で例えばｎ型シリコン基板、２は逆導電型のエミッ
タ領域、３は一導電型のベース領域、４は一導電型高濃
度のコレクタコンタクト層、５は二酸化シリコン（５ｉ
０２ ）膜のような絶縁膜、６，７．８はそれぞれヘー
ス、エミッタ及びコレクタ電極である。
構造を示す要部断面図で、１は一導電型を有する半導体
基板で例えばｎ型シリコン基板、２は逆導電型のエミッ
タ領域、３は一導電型のベース領域、４は一導電型高濃
度のコレクタコンタクト層、５は二酸化シリコン（５ｉ
０２ ）膜のような絶縁膜、６，７．８はそれぞれヘー
ス、エミッタ及びコレクタ電極である。
上記構造において、エミッタ電極７とコレクタ電極８と
の間隔Ｌ１は、エミッタ電極７及びコレクタ電極８のカ
バレンジｉＬ２．Ｌ３と、上記両電極７．８間を分離す
るために必要な間隔Ｌ４を考慮して定められる。これら
の寸法は例えばＬ２及びＬ３が凡そ１．５（、ｃｒｍ）
、Ｌ４が凡そ３．０〔μｍ〕程度を要するので、Ｌｌ
は約４．５〔μｍ〕程度を必要とする。
の間隔Ｌ１は、エミッタ電極７及びコレクタ電極８のカ
バレンジｉＬ２．Ｌ３と、上記両電極７．８間を分離す
るために必要な間隔Ｌ４を考慮して定められる。これら
の寸法は例えばＬ２及びＬ３が凡そ１．５（、ｃｒｍ）
、Ｌ４が凡そ３．０〔μｍ〕程度を要するので、Ｌｌ
は約４．５〔μｍ〕程度を必要とする。
このように従来の二重拡散横型バイポーラトランジスタ
の構造では、エミッタ電極７とコレクタ電極８との間隔
をある程度以下とすることが困難であり、そのため素子
の微細化及び高密度配設が困難であるとともに、コレク
タの直列抵抗も成程度以下に減少させることが出来ない
。
の構造では、エミッタ電極７とコレクタ電極８との間隔
をある程度以下とすることが困難であり、そのため素子
の微細化及び高密度配設が困難であるとともに、コレク
タの直列抵抗も成程度以下に減少させることが出来ない
。
（Ｃ１発明の目的
本発明の目的は上記問題点を解消して、素子の微細化、
高密度配設を可能ならしめる改良された半導体装置を提
供することにある。
高密度配設を可能ならしめる改良された半導体装置を提
供することにある。
（ｄ） 発明の構成
本発明の特徴は、−導電型を有する半導体基板表面に、
−導電型高濃度層よりなるコレクタコンタクト層と、該
コレクタコンタク１一層に近接して配設された逆導電型
領域よりなるベース領域と、該ベース領域ないに配設さ
れた一導電型領域よりなるエミッタ領域とが形成されて
なり、且つ前記半導体基板表面を被覆し前記コレクタコ
ンタクト層」二及びエミッタ領域上に開孔を有する第１
の絶縁膜と、前記開孔内において前記コレクタコンタク
ト層及び前記エミッタ領域にそれぞれ接触するコレクタ
電極及びエミッタ電極とを具備し、前記エミッタ電極表
面が第２の絶縁膜により被覆され、且つ該第２の絶縁股
上にコレクタ電極が形成されてなる。
−導電型高濃度層よりなるコレクタコンタクト層と、該
コレクタコンタク１一層に近接して配設された逆導電型
領域よりなるベース領域と、該ベース領域ないに配設さ
れた一導電型領域よりなるエミッタ領域とが形成されて
なり、且つ前記半導体基板表面を被覆し前記コレクタコ
ンタクト層」二及びエミッタ領域上に開孔を有する第１
の絶縁膜と、前記開孔内において前記コレクタコンタク
ト層及び前記エミッタ領域にそれぞれ接触するコレクタ
電極及びエミッタ電極とを具備し、前記エミッタ電極表
面が第２の絶縁膜により被覆され、且つ該第２の絶縁股
上にコレクタ電極が形成されてなる。
ｔｅｌ 発明の実施例
以下本発明の一実施例を図面を参照しながら説明する。
第２図は本発明に係る半導体装置の一実施例を示す要部
断面図である。同図において１１はエミッタ電極７の表
面を被覆する第２の絶縁膜で、例えば二酸化シリコン（
５ｉＯ２）膜を用いて形成し得る。なお同図において前
記第１図と同一部分は同一符号を付して示しである。
断面図である。同図において１１はエミッタ電極７の表
面を被覆する第２の絶縁膜で、例えば二酸化シリコン（
５ｉＯ２）膜を用いて形成し得る。なお同図において前
記第１図と同一部分は同一符号を付して示しである。
同図に見られるように本実施例ではエミッタ電極７の露
呈せる表面に５ｉ０２膜よりなる第２の絶縁膜１１を形
成しておき、コレクタコンタクト層４表面より導出され
たコレクタ電極８の端部を、上記絶縁膜１１上に延在さ
せた。このようにエミッタ電極７表面を絶縁膜で被覆し
電気的に絶縁しておくことにより、エミッタ電極７とコ
レクタ電極８の端部が重なり合うよう形成することが出
来る。
呈せる表面に５ｉ０２膜よりなる第２の絶縁膜１１を形
成しておき、コレクタコンタクト層４表面より導出され
たコレクタ電極８の端部を、上記絶縁膜１１上に延在さ
せた。このようにエミッタ電極７表面を絶縁膜で被覆し
電気的に絶縁しておくことにより、エミッタ電極７とコ
レクタ電極８の端部が重なり合うよう形成することが出
来る。
従って本実施例によれば前述のエミッタ電極“７とコレ
クタ電極８との間を分離するための余裕Ｌ４を設ける必
要がなく、両者の間隔り、はそれぞれのカバレッジＬ２
とＬ３との和と同等もしくはこの和より小さくすること
が可能となる。因に上記カバレッジＬ２．Ｌ３を前述の
如くそれぞれ１．５〔μｍ〕とした場合においても、エ
ミッタ及びコレクタ電極７，８の間隔Ｌ１を凡そ３ 〔
μｍ〕とすることが出来、前記第１図に示す従来の半導
体装置の場合と比較し、約７０〔％〕程度に縮小するこ
とが出来た。
クタ電極８との間を分離するための余裕Ｌ４を設ける必
要がなく、両者の間隔り、はそれぞれのカバレッジＬ２
とＬ３との和と同等もしくはこの和より小さくすること
が可能となる。因に上記カバレッジＬ２．Ｌ３を前述の
如くそれぞれ１．５〔μｍ〕とした場合においても、エ
ミッタ及びコレクタ電極７，８の間隔Ｌ１を凡そ３ 〔
μｍ〕とすることが出来、前記第１図に示す従来の半導
体装置の場合と比較し、約７０〔％〕程度に縮小するこ
とが出来た。
このように本実施例ではコレクタ電極８とエミッタ電極
７との間隔り、を大幅に小さく出来るので、パターンが
微細化されるのみならず、コレクタの直列阜抗を減少さ
せることが出来、素子の電気的特性が向」二する。
７との間隔り、を大幅に小さく出来るので、パターンが
微細化されるのみならず、コレクタの直列阜抗を減少さ
せることが出来、素子の電気的特性が向」二する。
第３図（ａｌ〜（Ｃ）は上記−実施例を製作するための
製造工程を示す要部断面図である。
製造工程を示す要部断面図である。
同図（ａｌに見られるように、例えばｎ型Ｓｉ基板１表
面に酸化処理を施してＳｉＯ□膜５を形成し、このＳｉ
Ｏ２股５の上に所定のパターンを有するフォトレジスト
１ｉｉｉ！（図示せず）等を形成し、これをマスクとし
てイオン注入法によりボロン（Ｂ）のようなｐ型不純物
を導入してｐ型のベース領域２を形成する。しかる後上
記フォトレジス］・欣を除去し、次いで上記５ｉ０２膜
５を選択的に除去してヘース及びエミッタのコンタクト
窓１２及び１３を開孔する。
面に酸化処理を施してＳｉＯ□膜５を形成し、このＳｉ
Ｏ２股５の上に所定のパターンを有するフォトレジスト
１ｉｉｉ！（図示せず）等を形成し、これをマスクとし
てイオン注入法によりボロン（Ｂ）のようなｐ型不純物
を導入してｐ型のベース領域２を形成する。しかる後上
記フォトレジス］・欣を除去し、次いで上記５ｉ０２膜
５を選択的に除去してヘース及びエミッタのコンタクト
窓１２及び１３を開孔する。
次いで同図（ｂｌに見られる如く、再び所定のパターン
を有するフォトレジスト膜（図示せず）を形成し、これ
をマスクとしてイオン注入法により燐（Ｐ）或いは砒素
（Ａｓ）のようなｎ型の不純物を注入してｎ生型のエミ
ッタ領域３を形成し、上記フォトレジスト膜を除去した
後、モリブデン・シリケイト（Ｍｏ／ Ｓｔ）或いは燐
（Ｐ）を高濃度にＦ’ −プしたｎ型多結晶シリコンよ
りなる薄層を被着−ｌしめ、これを選択的に除去するこ
とにより、ヘース電極６及びエミッタ電極７を形成する
。しかる後加熱酸化処理を施して」二重ベース電極６及
びエミッタ電極７の表面を酸化し、５ｉ０２膜１１を形
成する。
を有するフォトレジスト膜（図示せず）を形成し、これ
をマスクとしてイオン注入法により燐（Ｐ）或いは砒素
（Ａｓ）のようなｎ型の不純物を注入してｎ生型のエミ
ッタ領域３を形成し、上記フォトレジスト膜を除去した
後、モリブデン・シリケイト（Ｍｏ／ Ｓｔ）或いは燐
（Ｐ）を高濃度にＦ’ −プしたｎ型多結晶シリコンよ
りなる薄層を被着−ｌしめ、これを選択的に除去するこ
とにより、ヘース電極６及びエミッタ電極７を形成する
。しかる後加熱酸化処理を施して」二重ベース電極６及
びエミッタ電極７の表面を酸化し、５ｉ０２膜１１を形
成する。
次いで同図ｔｅｌに見られる如く、上記５ｉ０２膜５を
選択的に除去してコレクタのコンタクト窓１４を開孔し
、ｎ型不純物を高濃度にドープした多結晶シリコン等よ
りなるコレクタ電極を選択的に形成して、本実施例の二
重拡散横型バイポーラ１−ランジスクが完成する。
選択的に除去してコレクタのコンタクト窓１４を開孔し
、ｎ型不純物を高濃度にドープした多結晶シリコン等よ
りなるコレクタ電極を選択的に形成して、本実施例の二
重拡散横型バイポーラ１−ランジスクが完成する。
このように作成された本実施例の完成体は、エミッタ及
びコレクタ電極７，８間を分離するための余裕を設ける
必要がなく、素子のパターンを微細化することが出来る
。
びコレクタ電極７，８間を分離するための余裕を設ける
必要がなく、素子のパターンを微細化することが出来る
。
なお」二重−実施例においてはｎｐｎ型構造の例を示し
たが、本発明はｐ １１ｐ構造の半導体装置を製作する
場合にも用い得ることは勿論である。
たが、本発明はｐ １１ｐ構造の半導体装置を製作する
場合にも用い得ることは勿論である。
（ｆｌ 発明の詳細
な説明した如く、本発明により二重拡散型バイポーラ半
導体装置の素子が微細化されるので集積度が向上し、し
かもコレクタ直列抵抗が減少し電気的特性が向上する。
導体装置の素子が微細化されるので集積度が向上し、し
かもコレクタ直列抵抗が減少し電気的特性が向上する。
第１図は従来の二重拡散横型バイポーラ半導体装置の説
明に供するための要１部断面図、第２図は本発明の一実
施例を示す要部断面図、第３図は上記一実施例の製造工
程を示す要部断面図である。 図において、１は半導体基板、２はヘース領域、３はエ
ミッタ領域、４ばコレクタコンタクト層、５は第１の絶
縁膜、６，７．８はそれぞれヘース電極、エミッタ電極
、コレクタ電極、１１は第２の絶縁膜、１２．１３．１
４はそれぞれヘース、エミッタ。 コレクタのコンタクト窓を示す。 第１図 １） 第２図 第３図
明に供するための要１部断面図、第２図は本発明の一実
施例を示す要部断面図、第３図は上記一実施例の製造工
程を示す要部断面図である。 図において、１は半導体基板、２はヘース領域、３はエ
ミッタ領域、４ばコレクタコンタクト層、５は第１の絶
縁膜、６，７．８はそれぞれヘース電極、エミッタ電極
、コレクタ電極、１１は第２の絶縁膜、１２．１３．１
４はそれぞれヘース、エミッタ。 コレクタのコンタクト窓を示す。 第１図 １） 第２図 第３図
Claims (1)
- 一導電型を有する半導体基板表面に、−導電型高濃度層
よりなるコレクタコンタクト層と、該コレクタコンタク
ト層に近接して配設された逆導電型領域よりなるベース
領域と、該ベース領域内に配設された一導電型領域より
なるエミッタ領域とが形成されてなり、且つ前記半導体
基板表面を被覆し前記コレクタコンタクト層上及びエミ
ッタ領域上に開孔を有する第１の絶縁膜と、前記開孔内
において前記コレクタコンタクト層及び前記エミッタ領
域にそれぞれ接触するコレクタ電極及びエミッタ電極と
を具備し、前記エミッタ電極表面が第２の絶縁膜により
被覆され、且つ該第２の絶縁股上にコレクタ電極が形成
されてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139277A JPS6030175A (ja) | 1983-07-28 | 1983-07-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139277A JPS6030175A (ja) | 1983-07-28 | 1983-07-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6030175A true JPS6030175A (ja) | 1985-02-15 |
Family
ID=15241535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139277A Pending JPS6030175A (ja) | 1983-07-28 | 1983-07-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030175A (ja) |
-
1983
- 1983-07-28 JP JP58139277A patent/JPS6030175A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07326630A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JP3099917B2 (ja) | 電界効果トランジスタ | |
| JPS6030175A (ja) | 半導体装置 | |
| JPH05343413A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPS6025272A (ja) | 絶縁ゲ−ト電界効果型トランジスタ | |
| JPH0252859B2 (ja) | ||
| JPS61288467A (ja) | 半導体装置及びその製造方法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPS5816559A (ja) | 半導体装置の製法 | |
| JPH02105521A (ja) | 半導体装置の製造方法 | |
| JPS6276672A (ja) | 半導体装置の製造方法 | |
| JPS5856472A (ja) | 半導体装置の製造方法 | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| JPS60176228A (ja) | 半導体装置の製造方法 | |
| JPH06224446A (ja) | 静電誘導半導体装置およびその製造方法 | |
| JPH06163830A (ja) | 半導体装置およびその製造方法 | |
| JPH02251147A (ja) | バイポーラ素子の製造方法 | |
| JPS59175766A (ja) | 半導体装置とその製造方法 | |
| JPS5937868B2 (ja) | 半導体電子装置の製造方法 | |
| JPH01189173A (ja) | 半導体装置 | |
| JPS6262063B2 (ja) |