JPS6030218A - マルチチヤンネル・デジタル記録再生装置 - Google Patents
マルチチヤンネル・デジタル記録再生装置Info
- Publication number
- JPS6030218A JPS6030218A JP13754783A JP13754783A JPS6030218A JP S6030218 A JPS6030218 A JP S6030218A JP 13754783 A JP13754783 A JP 13754783A JP 13754783 A JP13754783 A JP 13754783A JP S6030218 A JPS6030218 A JP S6030218A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- digital recording
- converter
- counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はマルチチャンネル・デジタル記録再生装置に関
し、特にそのＡＤ −ＤＡ変換器に関する。
し、特にそのＡＤ −ＤＡ変換器に関する。
最近、マルチチャンネルオーディオ装置等においてもデ
ジタル技術が導入されるようになってきた。また、デジ
タル的に情報処理するＸ線ＣＴ装置においてもマルチチ
ャンネル化は必須の要件である。
ジタル技術が導入されるようになってきた。また、デジ
タル的に情報処理するＸ線ＣＴ装置においてもマルチチ
ャンネル化は必須の要件である。
第１図にマルチチャンネル・デジタル記録再生装置のＡ
Ｄ −ＤＡ変換部のブロック図ケ示す。
Ｄ −ＤＡ変換部のブロック図ケ示す。
第１図に示すように、マルチチャンネル・デジタル記録
再生装置では、２チヤンネルないし４チヤンネルの入力
信号Ｊ、２がサンプルホールド群７・８によシサンプル
ホールドされ、ＡＤ変換器９・１０によシ同時にデジタ
ル信号にＰＣＭ変調され、マルチプレクサ１１．バッフ
ァメモリ１２を経由し、デジタル信号３として記録・処
理される。その後、デジタル信号４は、バッファメモリ
１３とマルチプレクサ１４ケ経由してＤＡ変換器１５・
１６によシ同時にアナログ量に変換され、サンプルホー
ルド群１７・１８の出力信号５・６がアナログ信号とし
て再生されるう このようなマルチチャンネル・デジタル記録再生装置、
特にデジタル・オーディオ用記録再生装置のＡＤ・１）
Ａ変換器としては、分解能１６ビツト以上、変換時間１
０μ５ｅｔｉ以上という高性能なものが必要とされてい
る。
再生装置では、２チヤンネルないし４チヤンネルの入力
信号Ｊ、２がサンプルホールド群７・８によシサンプル
ホールドされ、ＡＤ変換器９・１０によシ同時にデジタ
ル信号にＰＣＭ変調され、マルチプレクサ１１．バッフ
ァメモリ１２を経由し、デジタル信号３として記録・処
理される。その後、デジタル信号４は、バッファメモリ
１３とマルチプレクサ１４ケ経由してＤＡ変換器１５・
１６によシ同時にアナログ量に変換され、サンプルホー
ルド群１７・１８の出力信号５・６がアナログ信号とし
て再生されるう このようなマルチチャンネル・デジタル記録再生装置、
特にデジタル・オーディオ用記録再生装置のＡＤ・１）
Ａ変換器としては、分解能１６ビツト以上、変換時間１
０μ５ｅｔｉ以上という高性能なものが必要とされてい
る。
高分解ａＬ１高性能の変換器として積分方式のＡＩ）・
ＤＡ変換器が知られているが、この性能としては分解能
１６ビツト程度、変換時間［ｍ（８）程度が限界とされ
、さらに高速化、高１′＊度化が心安な場合は、採用で
きないのが現状であった。
ＤＡ変換器が知られているが、この性能としては分解能
１６ビツト程度、変換時間［ｍ（８）程度が限界とされ
、さらに高速化、高１′＊度化が心安な場合は、採用で
きないのが現状であった。
また、上記積分方式を改良した縦続積分方式（デジタル
・オーティオ用の低歪率１６ビツトｌ０Ａ−Ｄ、Ｄ−Ａ
変換器：日経エレクトロニクス １９８２，１．１８号
所載）は、上記性能（分触能１６ビツト、変換時（’Ｊ
ＪＩＯμＳα、）に達しうるが、マルチチャンネル化で
きないという欠点があった。
・オーティオ用の低歪率１６ビツトｌ０Ａ−Ｄ、Ｄ−Ａ
変換器：日経エレクトロニクス １９８２，１．１８号
所載）は、上記性能（分触能１６ビツト、変換時（’Ｊ
ＪＩＯμＳα、）に達しうるが、マルチチャンネル化で
きないという欠点があった。
本発明の目的は、上記のような従来技術の欠点を解消し
、高速・高性能のマルチチャンネル・デジタル記録再生
装良葡提供することにある。
、高速・高性能のマルチチャンネル・デジタル記録再生
装良葡提供することにある。
上記目的紫達成するため、本発明は、各チャンネルごと
にＡｉ）・ＤＡ変換器を有するマルチチャンネル・デジ
タル記録再生装置において、上記ＡＤ−ＤＡ変換器とし
て一乗積分型ＡＤ −ＤＡ変換方式を採用し、最初は急
速に変化し順次緩やかに折線状に変化する基準電ＩＩＥ
（ランプ関数）の発生回路ケ前記各チャンネルが併用し
得るよう設けることにより、回路の高速化、単純化を図
るとともに、各チャンネルごとに異るゲイン、オフセッ
トの変動ケ全チャンネル同一にし、それによる音声信号
等の劣化の改善を図ったこと？特徴とする。
にＡｉ）・ＤＡ変換器を有するマルチチャンネル・デジ
タル記録再生装置において、上記ＡＤ−ＤＡ変換器とし
て一乗積分型ＡＤ −ＤＡ変換方式を採用し、最初は急
速に変化し順次緩やかに折線状に変化する基準電ＩＩＥ
（ランプ関数）の発生回路ケ前記各チャンネルが併用し
得るよう設けることにより、回路の高速化、単純化を図
るとともに、各チャンネルごとに異るゲイン、オフセッ
トの変動ケ全チャンネル同一にし、それによる音声信号
等の劣化の改善を図ったこと？特徴とする。
以下、本発明の一実施例全図面に基づいて説明する。第
２図は本発明の一実施例によるマルチチャンネル・デジ
タル記録町生装賄用のＡ Ｉ）変換器全示し、（ａ）は
回路ブロック図、（ｂ）は各部の信号波形を示したもの
である。
２図は本発明の一実施例によるマルチチャンネル・デジ
タル記録町生装賄用のＡ Ｉ）変換器全示し、（ａ）は
回路ブロック図、（ｂ）は各部の信号波形を示したもの
である。
第２図において、１９Ａ・１９Ｂはランプ関数２１発生
させるための積分器、２０Ａ・２０Ｉ３はチャンネルＬ
ｌ −Ｒ１の入力信号ケサンプルホールド回路、２４
Ａ・２４Ｂ・２４Ｃ・２４Ｄは比較器、２５Ａ・２５Ｂ
はカウンタ、２６Ａ・２６Ｂはクロック発生器、２７Ａ
・２７Ｂは制御回路である。また、−ＶＥ・−ＶＳは定
電圧諒、工ｏ−１ｏ（−１＋、定電流源、Ｓｌ−Ｓ４は
スイッチ、Ｒは抵抗、Ｃは積分キャパシタである。
させるための積分器、２０Ａ・２０Ｉ３はチャンネルＬ
ｌ −Ｒ１の入力信号ケサンプルホールド回路、２４
Ａ・２４Ｂ・２４Ｃ・２４Ｄは比較器、２５Ａ・２５Ｂ
はカウンタ、２６Ａ・２６Ｂはクロック発生器、２７Ａ
・２７Ｂは制御回路である。また、−ＶＥ・−ＶＳは定
電圧諒、工ｏ−１ｏ（−１＋、定電流源、Ｓｌ−Ｓ４は
スイッチ、Ｒは抵抗、Ｃは積分キャパシタである。
以下、第２図（ａ）の回路動作全説明するが、ランプ関
数２１と入力信号との比較基準電圧レベル？ＶＴ、サン
プリング回路２ＯＡ、２０Ｂにょシサンプルホールドさ
れたＬＬ、Ｒ１チャンネルの入力信号レベルヶそれぞれ
ＶＬ、ＶＲとする。
数２１と入力信号との比較基準電圧レベル？ＶＴ、サン
プリング回路２ＯＡ、２０Ｂにょシサンプルホールドさ
れたＬＬ、Ｒ１チャンネルの入力信号レベルヶそれぞれ
ＶＬ、ＶＲとする。
ランプ関数２１は次のようにして発生させるつまず、ス
イッチＳ２・δ３・８４に開き、スイッチＳ１・８４ケ
閉じると積分器１９Ａ・１９Ｂは積分キャパシタＣにょ
シ初期状態の電圧ＶＥ（フルス’Ｉ−／１４を圧）・■
ｓまで光電される。ただちに、δ１を開き８２に閉じる
と、ランプ関数Ｌｌ。
イッチＳ２・δ３・８４に開き、スイッチＳ１・８４ケ
閉じると積分器１９Ａ・１９Ｂは積分キャパシタＣにょ
シ初期状態の電圧ＶＥ（フルス’Ｉ−／１４を圧）・■
ｓまで光電される。ただちに、δ１を開き８２に閉じる
と、ランプ関数Ｌｌ。
はｖＳのレベルまで放電され、その後、スイッチＳ２ｉ
開き８３に閉じるとランプＩ均数Ｌ Ｉ ６は基準レベ
ルＶＴまで放電されろうここで、定電流源Ｉｏ−ｉｏの
電流値１ｏ、１ｏの比を１゜＝２５６ ｉ。
開き８３に閉じるとランプＩ均数Ｌ Ｉ ６は基準レベ
ルＶＴまで放電されろうここで、定電流源Ｉｏ−ｉｏの
電流値１ｏ、１ｏの比を１゜＝２５６ ｉ。
としたとき、ＶＥ−ＶＳ間の勾配は、ＶＳ−ＶＴ間の勾
配の２５６倍になっている。１６ビツト精度のＡＤ変換
を行う場合、最初の折線（ＶＥ〜ＶＳ間）では１クロツ
クにりき２５６１．ＳＢの重みでカウントし、２奇目の
折線（ＶＳ〜ＶＴ間）ではＩＬＳＢ（７）重みでカウン
トする。この時、クロック発生器２６Ａ・２６Ｂのクロ
ック周波数は最初の折線と２番目の折線の時とで同一で
ある。
配の２５６倍になっている。１６ビツト精度のＡＤ変換
を行う場合、最初の折線（ＶＥ〜ＶＳ間）では１クロツ
クにりき２５６１．ＳＢの重みでカウントし、２奇目の
折線（ＶＳ〜ＶＴ間）ではＩＬＳＢ（７）重みでカウン
トする。この時、クロック発生器２６Ａ・２６Ｂのクロ
ック周波数は最初の折線と２番目の折線の時とで同一で
ある。
ＶＳ−ＶＴはランプ関数のＶＥ−ＶＴの１／２５６の電
圧値に設定しておく。サンプルホールド回路２０Ａ・２
０Ｂによりサンプルホールドされた入力信号Ｌｌ−Ｉ（
，１はそれぞれ比較器２４Ａ・２４Ｂでランプ関数と比
較され、各レベルＶＬ−ＶＲがランプ関数よシ高い時に
“’ １ ” ｋ出力する。クロック発生器２６Ａ・２
６■３は比較器２４Ａ・２４Ｂの出力が°１”になった
時、ただちにクロックを発生し、このクロック数ケカウ
ンタ２５Ａ・２５Ｂがカウントする。カウンタ２５Ａ・
２５Ｂは比較器２４Ｄの立下シ信号でクリアされ、クロ
ック発生器２６Ａ・２６Ｂの°“１”のレベルでカウン
ト動作４行い、ランプ関数ＬｉｏのレベルがＶＴより下
になり比較器２４Ｄの出力が１″のレベルになった時カ
ウント動作ケ止める。
圧値に設定しておく。サンプルホールド回路２０Ａ・２
０Ｂによりサンプルホールドされた入力信号Ｌｌ−Ｉ（
，１はそれぞれ比較器２４Ａ・２４Ｂでランプ関数と比
較され、各レベルＶＬ−ＶＲがランプ関数よシ高い時に
“’ １ ” ｋ出力する。クロック発生器２６Ａ・２
６■３は比較器２４Ａ・２４Ｂの出力が°１”になった
時、ただちにクロックを発生し、このクロック数ケカウ
ンタ２５Ａ・２５Ｂがカウントする。カウンタ２５Ａ・
２５Ｂは比較器２４Ｄの立下シ信号でクリアされ、クロ
ック発生器２６Ａ・２６Ｂの°“１”のレベルでカウン
ト動作４行い、ランプ関数ＬｉｏのレベルがＶＴより下
になり比較器２４Ｄの出力が１″のレベルになった時カ
ウント動作ケ止める。
初期状態においてν；、第２図（１〕）に示すようにラ
ンプ関数２１のレベルＶＥ（７）方がＶ’ｌ’−ＶＬ・
ＶＩ（よシ高い。このため、比較器２４Ａ・２４Ｂ・２
４Ｄの出力は０′′であり、クロック発生器２６Ａ・２
６ ｉ（は０１’ Ｆ状態になっている。
ンプ関数２１のレベルＶＥ（７）方がＶ’ｌ’−ＶＬ・
ＶＩ（よシ高い。このため、比較器２４Ａ・２４Ｂ・２
４Ｄの出力は０′′であり、クロック発生器２６Ａ・２
６ ｉ（は０１’ Ｆ状態になっている。
この状態でランプ関数音発生させ、ランプ関数Ｌｊｏが
入力′信号レベルｖＬケ下回るとその期間、比較器２４
Ａの出力は１″°となり、クロック発生器２６Ａよシク
ロツクが発生し、カウンタ２５Ａの計数ケ開始する。そ
の後、ランプ開数ＬＩＯが折線の切替υの電圧ＶＳｋ下
回りクロック２６Ａと同ルＪした時点で制御回路２７Ａ
・２７ Ｆ３によりＬｌｏと同じレベルのＬｉｏへラン
プ関数葡切替え、同時に折線切替り信号２２ケ兄生し２
つの折線の勾配の違いに応じた重みたけカウンタ２５Ａ
ヶ上位へシフトσせるっ例えば、上記の■ｏ−２５６１
ｏ ｖ’Ｍ合はカウンタ２５Ａｋ上位へ８ヒツトシフト
させる。一般的には、２進カウンタケ用いた時、１．ｏ
−２Ｘ’ｏの関係があるように勾配ケ変えた２つの折線
の切替シにおいては、カウンタ葡上位へｎビットシフト
させることになる。
入力′信号レベルｖＬケ下回るとその期間、比較器２４
Ａの出力は１″°となり、クロック発生器２６Ａよシク
ロツクが発生し、カウンタ２５Ａの計数ケ開始する。そ
の後、ランプ開数ＬＩＯが折線の切替υの電圧ＶＳｋ下
回りクロック２６Ａと同ルＪした時点で制御回路２７Ａ
・２７ Ｆ３によりＬｌｏと同じレベルのＬｉｏへラン
プ関数葡切替え、同時に折線切替り信号２２ケ兄生し２
つの折線の勾配の違いに応じた重みたけカウンタ２５Ａ
ヶ上位へシフトσせるっ例えば、上記の■ｏ−２５６１
ｏ ｖ’Ｍ合はカウンタ２５Ａｋ上位へ８ヒツトシフト
させる。一般的には、２進カウンタケ用いた時、１．ｏ
−２Ｘ’ｏの関係があるように勾配ケ変えた２つの折線
の切替シにおいては、カウンタ葡上位へｎビットシフト
させることになる。
次に、ランプ関数Ｌｊｏが入力ｆ８号しベルＶＲｒ下回
ると比＋１７（器２４Ｉ３の出力ｉ”ｉ”とｘｂ、その
期間クロック発生器２６■３よりクロックが発生し、カ
ウンタ２５Ｂの計数？υ［１靭始する、この時すでに、
カウンタに２は折線切替りｆに号２２によりｎ（＝８）
ビットだけ上位にシフトキれているが、またカウンタＩ
ぐ２の内容はＮ Ｏ＋＋であるので、内容は変っていな
い。
ると比＋１７（器２４Ｉ３の出力ｉ”ｉ”とｘｂ、その
期間クロック発生器２６■３よりクロックが発生し、カ
ウンタ２５Ｂの計数？υ［１靭始する、この時すでに、
カウンタに２は折線切替りｆに号２２によりｎ（＝８）
ビットだけ上位にシフトキれているが、またカウンタＩ
ぐ２の内容はＮ Ｏ＋＋であるので、内容は変っていな
い。
さらに、ランプ関数］Ｊ’Ｏが下がり基準電■ＶＴｋ下
回ると比較器２４１Ｊの出力かｌＩ＋とな（ハ ２つの
カウンタ２５Ａ・２５Ｂの計数忙終了し、その内容ケ記
憶する。すなわち、各カウンタ２５Ａ・２５Ｂには各入
力１８号レベルＶｌ、−Ｖｌ（と基準電圧ＶＴとの差に
応じたカウント数が残る。
回ると比較器２４１Ｊの出力かｌＩ＋とな（ハ ２つの
カウンタ２５Ａ・２５Ｂの計数忙終了し、その内容ケ記
憶する。すなわち、各カウンタ２５Ａ・２５Ｂには各入
力１８号レベルＶｌ、−Ｖｌ（と基準電圧ＶＴとの差に
応じたカウント数が残る。
このデジタルカランｌ−１，？ｌｌ−デジタル信号Ｗｄ
Ｊ ２３ ’、ｃ通して読み出し第１■に示したバッフ
ァメモリ１２に転送することによシ、音声信号等のＰ
ＣＭ記録の動作は終了する。
Ｊ ２３ ’、ｃ通して読み出し第１■に示したバッフ
ァメモリ１２に転送することによシ、音声信号等のＰ
ＣＭ記録の動作は終了する。
第３図は、本発明の一実施例によるマルチチャンネル・
デジタル記録再生装置用の１）Ａ変換器忙示し、（ａ）
Ｏ−回路ブロック図、（ｂ）は各部の信号波形？示した
ものである。
デジタル記録再生装置用の１）Ａ変換器忙示し、（ａ）
Ｏ−回路ブロック図、（ｂ）は各部の信号波形？示した
ものである。
第３図（ａ）において、１９０は積分器、２０Ｃ・２０
Ｄはサンプルホールド回路、２４Ｅは比較器、２５Ｃ・
２５Ｄ・２５Ｅはカラ／り、２８Ａ・２８Ｂはラッチ回
路である。また、ＩＯ’ＩＯは定電流分、Ｓ５・Ｓ６は
スイッチ、Ｃは（１（分キャパシタであめ。
Ｄはサンプルホールド回路、２４Ｅは比較器、２５Ｃ・
２５Ｄ・２５Ｅはカラ／り、２８Ａ・２８Ｂはラッチ回
路である。また、ＩＯ’ＩＯは定電流分、Ｓ５・Ｓ６は
スイッチ、Ｃは（１（分キャパシタであめ。
以下、第３図（ａ）の回路動作全説明するが、基準ｍ圧
ｔ／ヘルｋ Ｖ Ｔ 、フルスケールレベルｋＶｌ：、
ランプ関数の２つの折線の切替シレベルヶｖｓとする。
ｔ／ヘルｋ Ｖ Ｔ 、フルスケールレベルｋＶｌ：、
ランプ関数の２つの折線の切替シレベルヶｖｓとする。
ＶＴ、ＶＥ、ＶＳの関係は、上記ＡＤ変換器の場合と同
じく、ｌｏ −２５６１０としたときＶＥ〜ＶＳ間のＩ
ｏの勾配はＶＳ〜ｖ ’ｒ間の１゜の勾配の２５６倍に
なっている。また、ＶＥ−ＶＳの電圧ｆｉＭはＶ Ｓ−
Ｖ Ｔ（７）電ＥＥ値（ＩＤＩ／２５６の関係にある。
じく、ｌｏ −２５６１０としたときＶＥ〜ＶＳ間のＩ
ｏの勾配はＶＳ〜ｖ ’ｒ間の１゜の勾配の２５６倍に
なっている。また、ＶＥ−ＶＳの電圧ｆｉＭはＶ Ｓ−
Ｖ Ｔ（７）電ＥＥ値（ＩＤＩ／２５６の関係にある。
積分器１９Ｃにおいて、スイッチＳ６ｉ開きスイッチ５
５＝ｉ閉じるとｉｏの勾配で充電さする。
５＝ｉ閉じるとｉｏの勾配で充電さする。
一方、デジタル人力ＤＬ−ＤＩもはラッチ回路２８Ａ・
２８Ｂにセットされ、さらにカウンタ２５Ｃ・２５Ｄに
移動されているものとする。ここで、１６ビツトのＤＡ
変換ケ考えたときカウンタ２５Ｃ・２５Ｄの上位８ビツ
トの内存はＩｏの重みケ示し、下位８ビツトの内容はｉ
ｏの重みケ示している。ｉｏで充電された積分器１９Ｃ
の出力が基準Ｖ ヘルＶ ’ｌ” ２越えるとカウンタ
２５Ｅの下位ピントの内容ケカウントｚ−ウンさせ、カ
ウンタ２５Ｈのフルスケールの内容だけ積分器１９Ｃが
充↑ｔされる。カウンタ２５Ｅの下位ビットの内容がキ
ャリーＣＲＬ ｋ発するとスイッチＳ５に開きスイッチ
Ｓ６’に閉じる。そして、カウンタ２５Ｅの上位ビット
の内ｂｗカウントダウンし、カウンタ２５１シのフルス
ケールの内容だけ積分器１９Ｃ（］ｌ−さらに充電させ
り。カウンタ２５Ｅの上位ビットの内存がキャリーＣＪ
＋、 Ｕ ｋ発すると、ストツチＳ５・８６に開き積分
動作ケ終了ａせる。そして、サンプルボールド回路２０
Ｃ・２０ＤＶＣカウンタ２５Ｃ・２５Ｄの内容に応じた
積分ｔをサンプルホールドさせれは、アナログ信号Ｌ２
・Ｔ（、２ｋ取り出すことかで＠。。
２８Ｂにセットされ、さらにカウンタ２５Ｃ・２５Ｄに
移動されているものとする。ここで、１６ビツトのＤＡ
変換ケ考えたときカウンタ２５Ｃ・２５Ｄの上位８ビツ
トの内存はＩｏの重みケ示し、下位８ビツトの内容はｉ
ｏの重みケ示している。ｉｏで充電された積分器１９Ｃ
の出力が基準Ｖ ヘルＶ ’ｌ” ２越えるとカウンタ
２５Ｅの下位ピントの内容ケカウントｚ−ウンさせ、カ
ウンタ２５Ｈのフルスケールの内容だけ積分器１９Ｃが
充↑ｔされる。カウンタ２５Ｅの下位ビットの内容がキ
ャリーＣＲＬ ｋ発するとスイッチＳ５に開きスイッチ
Ｓ６’に閉じる。そして、カウンタ２５Ｅの上位ビット
の内ｂｗカウントダウンし、カウンタ２５１シのフルス
ケールの内容だけ積分器１９Ｃ（］ｌ−さらに充電させ
り。カウンタ２５Ｅの上位ビットの内存がキャリーＣＪ
＋、 Ｕ ｋ発すると、ストツチＳ５・８６に開き積分
動作ケ終了ａせる。そして、サンプルボールド回路２０
Ｃ・２０ＤＶＣカウンタ２５Ｃ・２５Ｄの内容に応じた
積分ｔをサンプルホールドさせれは、アナログ信号Ｌ２
・Ｔ（、２ｋ取り出すことかで＠。。
初期状態においては、第３図（ｂ）に示すように、デジ
タル人力Ｌ７ 、Ｌ −Ｄ １．ｉ、がラッチ回路２８
Ａ・２８１Ｊでラッチいれ、カウンタ２５Ｃ・２５ Ｊ
Ｊヘセットされるっ積分器１９Ｃの出力が基準レベルで
越えるとカウンタ２５Ｅと同時にカウンタ２５Ｃ・２５
Ｄのカウントダウン終了時し、最初２ＪＶＴ〜ｖＳの区
間ではＩ Ｌ Ｓ Ｈの重みでカウントダウンされ、次
Ｖこ、ＶＳ〜ＶＥの区間では２５６ Ｌ Ｓ １３の重
みてカウントダウンされる、信号ＣＡＬ＋ ・ＣＡＬ２
によりカウンタ２５Ｃ・２５１）の下位ビットの猾に応
じた積分器１９ｃの出力ｒサンプルホールド回路２０Ｃ
・２０１）にサンプルホールドさせ、さらに信号ＣＡ、
ｌＪＩ −ＣＡＩＪ２によりカウンタ２５Ｃ・２５Ｄの
」二位ビットのｊ′４に応じた積分器１９Ｃの出カケサ
ンプルホールド回路２０Ｃ・２０Ｄにサンプルホールド
して加算させる。このとき、クロックＣＬＫの周波数は
、下位ビットのカウントターランのときと」−ａｙビッ
トのカウントダウンのときと同一であ４． ’Ｆ（ｆｆ
ビットのカウントダウンで積分器１９Ｃの出力がＶＳＫ
巡するのは、下位ビットがフルスケールのときであり、
上位ビットのカウントダウンで４７「分Ｒ１９Ｃの出力
がＶＥ−ＶＳに達するのは、−１ｆケビツトがフルスケ
ールのときで６〉る。なお、図中、ＶＬ２はカウンタ２
５Ｃのカウントダウン終了時の積分器１９ Ｃの出力’
ＦＪＬ圧、ＶＢ２はカウンタ２５Ｄのカウントダウン終
了時の積分器１９Ｃの出力電圧である。
タル人力Ｌ７ 、Ｌ −Ｄ １．ｉ、がラッチ回路２８
Ａ・２８１Ｊでラッチいれ、カウンタ２５Ｃ・２５ Ｊ
Ｊヘセットされるっ積分器１９Ｃの出力が基準レベルで
越えるとカウンタ２５Ｅと同時にカウンタ２５Ｃ・２５
Ｄのカウントダウン終了時し、最初２ＪＶＴ〜ｖＳの区
間ではＩ Ｌ Ｓ Ｈの重みでカウントダウンされ、次
Ｖこ、ＶＳ〜ＶＥの区間では２５６ Ｌ Ｓ １３の重
みてカウントダウンされる、信号ＣＡＬ＋ ・ＣＡＬ２
によりカウンタ２５Ｃ・２５１）の下位ビットの猾に応
じた積分器１９ｃの出力ｒサンプルホールド回路２０Ｃ
・２０１）にサンプルホールドさせ、さらに信号ＣＡ、
ｌＪＩ −ＣＡＩＪ２によりカウンタ２５Ｃ・２５Ｄの
」二位ビットのｊ′４に応じた積分器１９Ｃの出カケサ
ンプルホールド回路２０Ｃ・２０Ｄにサンプルホールド
して加算させる。このとき、クロックＣＬＫの周波数は
、下位ビットのカウントターランのときと」−ａｙビッ
トのカウントダウンのときと同一であ４． ’Ｆ（ｆｆ
ビットのカウントダウンで積分器１９Ｃの出力がＶＳＫ
巡するのは、下位ビットがフルスケールのときであり、
上位ビットのカウントダウンで４７「分Ｒ１９Ｃの出力
がＶＥ−ＶＳに達するのは、−１ｆケビツトがフルスケ
ールのときで６〉る。なお、図中、ＶＬ２はカウンタ２
５Ｃのカウントダウン終了時の積分器１９ Ｃの出力’
ＦＪＬ圧、ＶＢ２はカウンタ２５Ｄのカウントダウン終
了時の積分器１９Ｃの出力電圧である。
このようにして、サンプルボールド回路２０Ｃ・２０Ｄ
にサンプルホールドされた信号はアナログ出力信号Ｌ２
・Ｒ２として取り出される。
にサンプルホールドされた信号はアナログ出力信号Ｌ２
・Ｒ２として取り出される。
なお、上記の実飽例においては、２本の折線で説明した
が、３本以上の折線に拡張していくことも可能である。
が、３本以上の折線に拡張していくことも可能である。
このように、各チャンネルにＡＤ−ＤＡ変変換機能持持
せた場合、１台のＡＤ−ＤＡ変換器で複数チャンネルを
処理する場合に必要とされる高速のマルチプレクサ、サ
ンプルホールド回路等が不要となシ、また、高速化のた
めに必要な広帯域特性に基づく雑音増大ケ避けられる。
せた場合、１台のＡＤ−ＤＡ変換器で複数チャンネルを
処理する場合に必要とされる高速のマルチプレクサ、サ
ンプルホールド回路等が不要となシ、また、高速化のた
めに必要な広帯域特性に基づく雑音増大ケ避けられる。
以上説明したように、本発明によれば、１つのランプ関
数ケ全チャンネル共通に使用することによシ、たとえラ
ンプ関数のオフセット、ケインが変動しても、これらか
全チャンネルに共通に作用するためデジタル処理で容易
に補正でき、捷だ、ランプ関数の形状ケ直線とせず折線
とすることによシ、商運化、畠精能化することができ句
っ
数ケ全チャンネル共通に使用することによシ、たとえラ
ンプ関数のオフセット、ケインが変動しても、これらか
全チャンネルに共通に作用するためデジタル処理で容易
に補正でき、捷だ、ランプ関数の形状ケ直線とせず折線
とすることによシ、商運化、畠精能化することができ句
っ
第１図は従来のマルチ・チャンネル・デジタル記録再生
装置のＡＩＪ−ＤＡＡ換部のブロック図、第２図は本発
明の一実施例によるマルチ・チャンネル・デジタル記録
再生装置のＡＤ変換器葡説明するための図、第３図は本
発明のマルチ・チャンネル・デジタル記録再生装置ＯＤ
Ａ変換器全説明するための図である。
装置のＡＩＪ−ＤＡＡ換部のブロック図、第２図は本発
明の一実施例によるマルチ・チャンネル・デジタル記録
再生装置のＡＤ変換器葡説明するための図、第３図は本
発明のマルチ・チャンネル・デジタル記録再生装置ＯＤ
Ａ変換器全説明するための図である。
Claims (1)
- １、各チャンネルごとにＡＤ−ＤＡ変換器を有するマル
チチャンネル・デジタル記録再生装置において、上記Ａ
Ｄ−ＤＡ変換器として一重積分型ＡＤ−ＤＡ変換方式ケ
採用し、最初は急速に変化し順次縁やかに折線状に変化
する基準電圧（ランプ関数）の発生回路？前記各チャン
ネルが併用し得るよう設けたこと？特徴とするマルチチ
ャンネル・デジタル記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13754783A JPS6030218A (ja) | 1983-07-29 | 1983-07-29 | マルチチヤンネル・デジタル記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13754783A JPS6030218A (ja) | 1983-07-29 | 1983-07-29 | マルチチヤンネル・デジタル記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6030218A true JPS6030218A (ja) | 1985-02-15 |
Family
ID=15201242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13754783A Pending JPS6030218A (ja) | 1983-07-29 | 1983-07-29 | マルチチヤンネル・デジタル記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191588A (ja) * | 2004-12-28 | 2006-07-20 | General Electric Co <Ge> | 医用画像のためのデータ収集システム |
-
1983
- 1983-07-29 JP JP13754783A patent/JPS6030218A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191588A (ja) * | 2004-12-28 | 2006-07-20 | General Electric Co <Ge> | 医用画像のためのデータ収集システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4773096A (en) | Digital switching power amplifier | |
| US6654916B1 (en) | Waveform generator, semiconductor testing device and semiconductor device | |
| KR880001596B1 (ko) | 디지탈 아나로그 변환회로 | |
| US4746900A (en) | Signal processing circuit | |
| EP0564143A2 (en) | Multi-mode analog to digital converter and method | |
| JPS6030218A (ja) | マルチチヤンネル・デジタル記録再生装置 | |
| CN101093997B (zh) | Ad/da变换兼用装置 | |
| US4916449A (en) | Wide dynamic range digital to analog conversion method and system | |
| US4811370A (en) | Digital muting circuit | |
| US5502440A (en) | Structure and method for performing analog to digital conversion | |
| KR20040021270A (ko) | 선형성이 개선된 ｐｗｍ ｄ／ａ 컨버터 | |
| JPH0339415B2 (ja) | ||
| JP2512205B2 (ja) | Ａ／ｄ変換装置 | |
| JPS6013335B2 (ja) | デイジタル・アナログ変換器 | |
| JPS6058611B2 (ja) | Ａｄ・ｄａ変換器 | |
| JPS61109325A (ja) | Ａ／ｄ変換器 | |
| JPS5887916A (ja) | デジタル・アナログ変換器 | |
| KR0182183B1 (ko) | 모드 변환이 가능한 오디오 데이터 출력 회로 | |
| JPS62206593A (ja) | エンベロ−プ信号発生装置 | |
| JPS58121826A (ja) | アナログ−デイジタル変換器 | |
| JPH0237819A (ja) | ディジタルデータミュート装置 | |
| SU1597903A1 (ru) | Способ магнитной записи-воспроизведени цифровой информации и устройство дл его осуществлени | |
| JPH0339416B2 (ja) | ||
| SU1698895A1 (ru) | Устройство дл регистрации информации | |
| JPS6198022A (ja) | 遂次比較方式アナログデイジタル変換装置 |