JPS6030641U - 並列デジタルデ−タにおける誤り訂正装置 - Google Patents
並列デジタルデ−タにおける誤り訂正装置Info
- Publication number
- JPS6030641U JPS6030641U JP12083783U JP12083783U JPS6030641U JP S6030641 U JPS6030641 U JP S6030641U JP 12083783 U JP12083783 U JP 12083783U JP 12083783 U JP12083783 U JP 12083783U JP S6030641 U JPS6030641 U JP S6030641U
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- parallel digital
- error correction
- correction device
- hagelburger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図aおよびbは本考案の一実施例の構成を示すブロ
ック図であり、第1図aは符号化回路側を、第1図すは
復号化回路側を示している。第2図はクロックパルス発
生器から出力されるパルスの発生タイミングおよび波形
を示す図。第3図はパルス発生器から出力されるパルス
の発生タイミングおよび波形を示す図。 1・・・デジタルデータ源、2・・・クロックパルス発
生器、10〜17・・・ハーゲルバーガ符号化回路、2
0.40,41および43・・・シフトレジスタ、21
・・・パリティビット発生回路、22および47・・・
スイッチ回路、29・・・パルス発生器、30〜37・
・・ハーゲルバーガ符号復号化回路、42・・・データ
反転回路、44および45・・・パリティチェック回路
、46・・・アンドゲート。
ック図であり、第1図aは符号化回路側を、第1図すは
復号化回路側を示している。第2図はクロックパルス発
生器から出力されるパルスの発生タイミングおよび波形
を示す図。第3図はパルス発生器から出力されるパルス
の発生タイミングおよび波形を示す図。 1・・・デジタルデータ源、2・・・クロックパルス発
生器、10〜17・・・ハーゲルバーガ符号化回路、2
0.40,41および43・・・シフトレジスタ、21
・・・パリティビット発生回路、22および47・・・
スイッチ回路、29・・・パルス発生器、30〜37・
・・ハーゲルバーガ符号復号化回路、42・・・データ
反転回路、44および45・・・パリティチェック回路
、46・・・アンドゲート。
Claims (1)
- nビット1ワード構成の並列デジタルデータを構成する
各ビットがそれぞれ各別に供給されかつ同期して動作す
るn個のハーゲルバーガ符号化回路と、前記n個のハー
ゲルバーガ符号化回路に対応して各ハーゲルバーガ符号
化回路から出力されたハーゲルバーガ符号がそれぞれ各
別に供給されかつ同期して動作するn個のハーゲルバー
ガ符号復号化回路とを備えてなることを特徴とする、並
列デジタルデータにおける誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12083783U JPS6030641U (ja) | 1983-08-04 | 1983-08-04 | 並列デジタルデ−タにおける誤り訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12083783U JPS6030641U (ja) | 1983-08-04 | 1983-08-04 | 並列デジタルデ−タにおける誤り訂正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6030641U true JPS6030641U (ja) | 1985-03-01 |
Family
ID=30276788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12083783U Pending JPS6030641U (ja) | 1983-08-04 | 1983-08-04 | 並列デジタルデ−タにおける誤り訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030641U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147925A (en) * | 1975-06-14 | 1976-12-18 | Fujitsu Ltd | Error correction system |
-
1983
- 1983-08-04 JP JP12083783U patent/JPS6030641U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147925A (en) * | 1975-06-14 | 1976-12-18 | Fujitsu Ltd | Error correction system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880005609A (ko) | 부호 에러 정정회로 | |
| SU843218A1 (ru) | Преобразователь цифровой код-временнойиНТЕРВАл | |
| JP3368914B2 (ja) | クロック回路及びこれを用いた磁気ディスク装置 | |
| JPH02101824A (ja) | 巡回冗長検査符号生成装置 | |
| JPS61192139A (ja) | フレ−ム変換回路 | |
| SU1520668A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
| JPS6295039A (ja) | 符号誤り発生回路 | |
| JPS6046731B2 (ja) | 入力装置 | |
| SU1297234A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
| JPS599638U (ja) | 簡易形d/a変換器 | |
| JPH01159424U (ja) | ||
| JPH01108629U (ja) | ||
| JPS61194916A (ja) | 同期式タイミング制御信号出力回路 | |
| JPH01147544U (ja) | ||
| JPS6358674A (ja) | 磁気記録符号化装置 | |
| JPH05183449A (ja) | パンクチャド符号化回路 | |
| JPS60158170U (ja) | パタ−ン発生装置 | |
| JPS6183346U (ja) | ||
| JPS59174756U (ja) | Pcm信号再生装置 | |
| JPS5994440U (ja) | パルス幅変調回路 | |
| JPS60108046U (ja) | アナログデジタル変換回路 | |
| JPH05218878A (ja) | 符号化回路 | |
| JPS62243448A (ja) | Cmi−nrz変換回路 | |
| JPS6230299A (ja) | ドツトマトリクス発光表示装置 | |
| JPS60104934U (ja) | デ−タ伝送装置 |