JPS6031269A - メモリモジユ−ル - Google Patents
メモリモジユ−ルInfo
- Publication number
- JPS6031269A JPS6031269A JP58139269A JP13926983A JPS6031269A JP S6031269 A JPS6031269 A JP S6031269A JP 58139269 A JP58139269 A JP 58139269A JP 13926983 A JP13926983 A JP 13926983A JP S6031269 A JPS6031269 A JP S6031269A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- memory
- memory module
- assembly
- damping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はデータの記ｇ３読出しを行なうメモリモジュー
ルに関Ｊる。
ルに関Ｊる。
［発明の技術的背硝］
一般に、第１図に示ずＪ、うに、同軸ケーブル１より出
ツノを複数のメモリｌｃ２に分割して取り出す−場合に
、同軸クープル１側の出力インピーダンスとメモリＩＣ
２の人力インピーダンスとの不整合にｊ；り反則が起こ
り、出力波形の乱れが起こる場合があるが、この波形の
乱れを軽減するためにメモリＩＣ２の入力部にダンピン
グ抵抗３を挿入づることが行われ°Ｃいる。
ツノを複数のメモリｌｃ２に分割して取り出す−場合に
、同軸クープル１側の出力インピーダンスとメモリＩＣ
２の人力インピーダンスとの不整合にｊ；り反則が起こ
り、出力波形の乱れが起こる場合があるが、この波形の
乱れを軽減するためにメモリＩＣ２の入力部にダンピン
グ抵抗３を挿入づることが行われ°Ｃいる。
［背景技術の問題点］
しかしながら、メモリモジュールに入力信号を入力部る
場合には、第２図に示７ように、このメモリモジュール
４の内部で各メモリＩＣ２の入力端子が共通に接続され
てしまっＣいるので、各メモリＩＣ２に、第１図に示り
Ｊ、うに、それぞれ固有のダンピング抵抗３を接続づる
ことができず、第２図に示すように、メモリモジコール
４全体としてダンピング抵抗３を１例外イーノ【ノする
ことしができなかった。
場合には、第２図に示７ように、このメモリモジュール
４の内部で各メモリＩＣ２の入力端子が共通に接続され
てしまっＣいるので、各メモリＩＣ２に、第１図に示り
Ｊ、うに、それぞれ固有のダンピング抵抗３を接続づる
ことができず、第２図に示すように、メモリモジコール
４全体としてダンピング抵抗３を１例外イーノ【ノする
ことしができなかった。
そのため、それぞれのメｔすＩＣ２に適合した適切なダ
ンピング抵抗を接続Ｊることができず、第１図のｈ法に
比べて十分なタンピング効果を得ることが難しがった。
ンピング抵抗を接続Ｊることができず、第１図のｈ法に
比べて十分なタンピング効果を得ることが難しがった。
［発明の目的コ
本発明はかがる従来の事情に対処してなされたちのＣ１
メモリモジュール内部にインピーダンス素子を接続し−
ｃ１十分なタンピング効果の冑られるメモリモジュール
を提供することを目的とづる。
メモリモジュール内部にインピーダンス素子を接続し−
ｃ１十分なタンピング効果の冑られるメモリモジュール
を提供することを目的とづる。
［発明の慨要］
すなわら本発明は、メモリＩＣの各入力端子にインピー
ダンス素子を接続し、該インピーダンス素子を前記メモ
リＩＣと同一のパッケージ内に収納しでなることを特徴
とＪるメモリモジコールＣある。
ダンス素子を接続し、該インピーダンス素子を前記メモ
リＩＣと同一のパッケージ内に収納しでなることを特徴
とＪるメモリモジコールＣある。
［発明の実施例］
以下本発明の詳細を図面に示り一実施例について説明す
る。
る。
第３図は本発明の一実施例を承り回路図である。
図に８３いて符号６は、例えば６４ＫＸ４ピツｌ〜の記
憶容量を右りるダイナミックＲＡＭであり、この各ダイ
ナミックＲＡＭ６のアドレス入力端子、Ｒ４こＳ入力端
子、σＡｓ入力端子、ＷＲＩ−１−１入力端子、Ｄ Ｉ
Ｎ人ツノ端子にはそれぞれダンピング抵抗３３が接続さ
れている。各ダンピング抵抗３３は通常抵抗値が数十Ω
の値でしかも抵抗値の精度を必要とされないため、膜Ｉ
Ｃ技術にＪ：り印刷によってメモリモジュール５の基板
内に形成し得る。
憶容量を右りるダイナミックＲＡＭであり、この各ダイ
ナミックＲＡＭ６のアドレス入力端子、Ｒ４こＳ入力端
子、σＡｓ入力端子、ＷＲＩ−１−１入力端子、Ｄ Ｉ
Ｎ人ツノ端子にはそれぞれダンピング抵抗３３が接続さ
れている。各ダンピング抵抗３３は通常抵抗値が数十Ω
の値でしかも抵抗値の精度を必要とされないため、膜Ｉ
Ｃ技術にＪ：り印刷によってメモリモジュール５の基板
内に形成し得る。
このようにメモリモジ二ノ、−ル５の基板の製造工程中
にダンピング抵抗３３を形成し得るので、メモリモジュ
ール５の基板製造後のアセンブリ工程は従来のアセンブ
リ工程とまったく同一でｊ′センブリ時間および製造コ
ストをほとんど変えることなく、各ダイナミックＲＡＭ
６の入力端子に必要なダンピング効果が得られるのぐあ
る。なお符号７．８．９．１０．１１はそれぞれダイナ
ミックＲＡＭ６の各アドレス入力端子、ＲＡ Ｓ入力端
子、ＣＡＳ入力端子、Ｗ ＲＩ −ｒ Ｅ 入力端子Ｊ
３ Ｊ： Ｕ Ｄ ＩＮ入力端子にダンピング抵抗３３
を介して接続される入力信号線である。また、符号１２
はダイナミックＲＡＭ６のＤ ｏｕ＋出力端子に接続さ
れた出力信号線を表ねり−０ このように本実施例においては、メモリモジュール５の
基板製造後のアセンブリ時１１ｉｉ１および！！！１造
コス］−をほとんど変えることなくダイナミックＲＡＭ
６の入力波形の整形がひき、ダイナミック［＜ＡＭ６の
誤動作の原因どなる人力波形のオーバーシュート、アン
ダーシュー１〜、リンギング等を大幅に減衰できる。
にダンピング抵抗３３を形成し得るので、メモリモジュ
ール５の基板製造後のアセンブリ工程は従来のアセンブ
リ工程とまったく同一でｊ′センブリ時間および製造コ
ストをほとんど変えることなく、各ダイナミックＲＡＭ
６の入力端子に必要なダンピング効果が得られるのぐあ
る。なお符号７．８．９．１０．１１はそれぞれダイナ
ミックＲＡＭ６の各アドレス入力端子、ＲＡ Ｓ入力端
子、ＣＡＳ入力端子、Ｗ ＲＩ −ｒ Ｅ 入力端子Ｊ
３ Ｊ： Ｕ Ｄ ＩＮ入力端子にダンピング抵抗３３
を介して接続される入力信号線である。また、符号１２
はダイナミックＲＡＭ６のＤ ｏｕ＋出力端子に接続さ
れた出力信号線を表ねり−０ このように本実施例においては、メモリモジュール５の
基板製造後のアセンブリ時１１ｉｉ１および！！！１造
コス］−をほとんど変えることなくダイナミックＲＡＭ
６の入力波形の整形がひき、ダイナミック［＜ＡＭ６の
誤動作の原因どなる人力波形のオーバーシュート、アン
ダーシュー１〜、リンギング等を大幅に減衰できる。
このようにして本実施例では、立ち上り時間および立ち
下がり時間が速い人力信号の波形整形に特に有効ひある
とどしに、メモリモジュール５の外部にタンピング抵抗
を外付けづる必要がなくなるのひ、実装が極め゛Ｃ容易
になるという効果も得られる。
下がり時間が速い人力信号の波形整形に特に有効ひある
とどしに、メモリモジュール５の外部にタンピング抵抗
を外付けづる必要がなくなるのひ、実装が極め゛Ｃ容易
になるという効果も得られる。
第４図は本発明になるメモリモジュールの他の実施例を
示す斜視図である。図におい−Ｃ符号４はイの内部に図
示しないメモリＩｃを右Ｊるメモリモジュールであり、
このメ七りしジュール４の各リード端子１５にはフェラ
イ１へで作られたビーズ状のフェライトじ−ズ１４が接
続され、このフェライ１−ビーズ１４を介して図示しな
いメモリＩＣの各入力端子に入力信号が伝送される。
示す斜視図である。図におい−Ｃ符号４はイの内部に図
示しないメモリＩｃを右Ｊるメモリモジュールであり、
このメ七りしジュール４の各リード端子１５にはフェラ
イ１へで作られたビーズ状のフェライトじ−ズ１４が接
続され、このフェライ１−ビーズ１４を介して図示しな
いメモリＩＣの各入力端子に入力信号が伝送される。
この）１ライトビーズ１４はインタフタンス成分と抵抗
成分とを有し、特にインタフタンス成分が支配的である
ため、入ツノ信号の人力レベルを減衰さけることなくダ
ンピング効果が１ｑられる。
成分とを有し、特にインタフタンス成分が支配的である
ため、入ツノ信号の人力レベルを減衰さけることなくダ
ンピング効果が１ｑられる。
［発明の効果］
以上述べたように本発明になるメモリモジ−７−ルにお
いＣは、メモリＩＣの各入力端子にインピーダンス素子
を接続し、このメモリＩＣと同一のパッケージ内に前記
インピータンス素子を収納して構成したので、メモリモ
ジュールの製造工程やコストを大きく変えることなく入
ノｊ信号波形の整形ができ、メモリＩＣの動作が安定と
なると同時に実装上も余分な外付は部品を必要としない
／、：め、極めて簡便に実装し得るという効果が青られ
る。
いＣは、メモリＩＣの各入力端子にインピーダンス素子
を接続し、このメモリＩＣと同一のパッケージ内に前記
インピータンス素子を収納して構成したので、メモリモ
ジュールの製造工程やコストを大きく変えることなく入
ノｊ信号波形の整形ができ、メモリＩＣの動作が安定と
なると同時に実装上も余分な外付は部品を必要としない
／、：め、極めて簡便に実装し得るという効果が青られ
る。
第１図および第２図は従来のダンピング抵抗の接続方法
を示す回路図、第３図は本発明になるメモリモジュール
の一実施例を示Ｊ回路図、第４図は本発明になるメモリ
モジュール他の実施例を示す斜視図である。 １・・・・・・・・・・・・同軸ケーブル２・・・・・
・・・・・・・メモリＩＧ３．１３・・・ダンピング抵
抗 ４．５・・・・・・メモリモジコール ６・・・・・・・・・・・・ダイナミック［＜ΔＭ１４
・・・・・・・・・・・・フエライ１〜ビーズ代理人弁
理士 須 山 ν［− 第１図 第３図 ３ ５
を示す回路図、第３図は本発明になるメモリモジュール
の一実施例を示Ｊ回路図、第４図は本発明になるメモリ
モジュール他の実施例を示す斜視図である。 １・・・・・・・・・・・・同軸ケーブル２・・・・・
・・・・・・・メモリＩＧ３．１３・・・ダンピング抵
抗 ４．５・・・・・・メモリモジコール ６・・・・・・・・・・・・ダイナミック［＜ΔＭ１４
・・・・・・・・・・・・フエライ１〜ビーズ代理人弁
理士 須 山 ν［− 第１図 第３図 ３ ５
Claims (1)
- （１）メモリＩＣの各入力端子にインピーダンス素子を
接続し、該インピーダンス素子を前記メモリＩＣと同一
のパッケージ内に収納し−〔なることを特徴とするメモ
リしジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139269A JPS6031269A (ja) | 1983-07-29 | 1983-07-29 | メモリモジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139269A JPS6031269A (ja) | 1983-07-29 | 1983-07-29 | メモリモジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031269A true JPS6031269A (ja) | 1985-02-18 |
Family
ID=15241345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139269A Pending JPS6031269A (ja) | 1983-07-29 | 1983-07-29 | メモリモジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031269A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290748A (ja) * | 1985-06-19 | 1986-12-20 | Toshiba Corp | メモリモジユ−ル |
| JPS6297559U (ja) * | 1985-12-09 | 1987-06-22 |
-
1983
- 1983-07-29 JP JP58139269A patent/JPS6031269A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290748A (ja) * | 1985-06-19 | 1986-12-20 | Toshiba Corp | メモリモジユ−ル |
| JPS6297559U (ja) * | 1985-12-09 | 1987-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69628196D1 (de) | Einrichtung und verfahren zum einschalten einer funktion in einem vielspeichermodul | |
| JPS59186410A (ja) | 帰還型増幅器 | |
| ATE51316T1 (de) | Integrierter halbleiterspeicher. | |
| US5338981A (en) | Semiconductor device having a decoding circuit for selection chips | |
| EP0480423A1 (en) | Integrated circuit and gate array | |
| JPS60240140A (ja) | チップへの信号供給方法 | |
| US6094091A (en) | Interface circuit capable of preventing reflected waves and glitches | |
| TWI892401B (zh) | 記憶體裝置及其雜訊抑制方法 | |
| US3452291A (en) | Differential amplifier | |
| JPH0421884B2 (ja) | ||
| JPS63229690A (ja) | メモリ周辺回路 | |
| JPS58218230A (ja) | 遅延時間選定回路 | |
| JP3044883B2 (ja) | 半導体メモリ | |
| JPS6346009A (ja) | インピ−ダンス整合用抵抗内蔵ｉｃ装置 | |
| JPS6315620B2 (ja) | ||
| JPH11135920A (ja) | プリント配線板およびクロックスキュー調整方法 | |
| SU745391A3 (ru) | Регул тор тембра | |
| JPS5746386A (en) | Semiconductor storage device | |
| JPS6221446B2 (ja) | ||
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPH02143989A (ja) | 半導体記憶装置 | |
| JPS5833632B2 (ja) | 半導体記憶装置 | |
| JPS6072003A (ja) | 制御用マイクロコンピユ−タ | |
| JPS58171107A (ja) | 負帰還増幅器 | |
| JPS61123085A (ja) | 磁気バブル記憶素子用カセツト |