JPS603152A - アモルフアス半導体装置の製造方法 - Google Patents
アモルフアス半導体装置の製造方法Info
- Publication number
- JPS603152A JPS603152A JP58111472A JP11147283A JPS603152A JP S603152 A JPS603152 A JP S603152A JP 58111472 A JP58111472 A JP 58111472A JP 11147283 A JP11147283 A JP 11147283A JP S603152 A JPS603152 A JP S603152A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thick
- layer
- amorphous semiconductor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アモルファス半導体装置の製造方法にかかり
、特に厚膜回路を有する基板上への、アモルファス半導
体装置の製造方法に関する。
、特に厚膜回路を有する基板上への、アモルファス半導
体装置の製造方法に関する。
近年、急速に実用化が進められているアモルファス半導
体は、大面積化が容易であり、大幅な組成の自由度を持
ち、電気的特性や光学的特性を、広範囲にわたって制御
できること等の長所を最大限に利用して、種々の分野へ
の応用が試みられている。
体は、大面積化が容易であり、大幅な組成の自由度を持
ち、電気的特性や光学的特性を、広範囲にわたって制御
できること等の長所を最大限に利用して、種々の分野へ
の応用が試みられている。
その１つとして、例えば、固体撮像装置の制御回路部を
厚膜で構成すると共に、固体撮像素子等の能動素子部を
アモルファス半導体で構成したものが考えられている。
厚膜で構成すると共に、固体撮像素子等の能動素子部を
アモルファス半導体で構成したものが考えられている。
厚膜回路は、製造工数が少な（安価で、周囲条件に強く
、大電力に耐え得るという長所を有しており、アモルフ
ァス半導体との共存が望まれている反面、製造上の問題
から、上述の如きアモルファス半導体装置の実用化は困
難であった。
、大電力に耐え得るという長所を有しており、アモルフ
ァス半導体との共存が望まれている反面、製造上の問題
から、上述の如きアモルファス半導体装置の実用化は困
難であった。
ところで、この厚膜かもなる制御回路とアモルファス半
導体からなる固体撮像素子とを同一基板上に集積化せし
めるにあたり、従来は、以下に示すような方法が用いら
れていた。
導体からなる固体撮像素子とを同一基板上に集積化せし
めるにあたり、従来は、以下に示すような方法が用いら
れていた。
まずセラミック基板ｌ上に、第１の導体ペーストをイン
クとして使用し、スクリーン印刷法により印刷、および
焼成を行ない第１の導体層２を形成する。
クとして使用し、スクリーン印刷法により印刷、および
焼成を行ない第１の導体層２を形成する。
次いで、ガラスペーストをインクとして使用し、スクリ
ーン印刷法により、印刷および焼成を行ない絶縁層３を
形成する。
ーン印刷法により、印刷および焼成を行ない絶縁層３を
形成する。
更に、第１の等体層と同様に所定形状のスクリーンを用
℃・て、第２の導体層４をスクリーン印刷法により印刷
および焼成を行ない、第１図に示″″３−如く、厚膜制
御回路Ｃを形成づ−る。
℃・て、第２の導体層４をスクリーン印刷法により印刷
および焼成を行ない、第１図に示″″３−如く、厚膜制
御回路Ｃを形成づ−る。
このようにして形成された厚膜がうなる制御回路部Ｃに
固体撮像素子部Ｓを並設すべ（蒸着及びフォトリングラ
フィによって、第２図に示す如く、下部電極５を形成す
る。
固体撮像素子部Ｓを並設すべ（蒸着及びフォトリングラ
フィによって、第２図に示す如く、下部電極５を形成す
る。
こののち、前記制御回路部Ｃをはじめとし、アモルファ
スシリコン層の堆積を不要とする部分の上に、メタルマ
スクと相称されている金属製の板状体を載置し、プラズ
マＣＶＤ法によって、第３図に示す如（、アモルファス
シリコン層７を選択的に堆積せしめろ。
スシリコン層の堆積を不要とする部分の上に、メタルマ
スクと相称されている金属製の板状体を載置し、プラズ
マＣＶＤ法によって、第３図に示す如（、アモルファス
シリコン層７を選択的に堆積せしめろ。
そして、前記板状体６を排除したのち、通常の方法−蒸
着およ、びフォトリングラフイーにょって、上部電極８
を形成し、第４図に示す如く、アモルファス半導体装置
の形成かなされていた。
着およ、びフォトリングラフイーにょって、上部電極８
を形成し、第４図に示す如く、アモルファス半導体装置
の形成かなされていた。
しかしながら、厚膜は、薄膜等に比べ、膜質がち密でな
いことから、このような方法によると、アモルファスシ
リコン層の着脱工程において、マスクとして使用されて
いる板状体６と導体層との間からシラン、水素等のガス
プラズマが入り込み、厚膜の膜質に損傷を与えたり、厚
膜とセラミック基板との間に、前記ガスプラズマによる
気泡が介入したりすることにより、厚膜の基板への密着
強度が低下１″る。従って、この厚膜回路に半導体チッ
プを塔載せしめるためのワイヤボンディング工程時には
、特に、腺の剥離がひんほんに発生し、歩留り低下の原
因となっていた。
いことから、このような方法によると、アモルファスシ
リコン層の着脱工程において、マスクとして使用されて
いる板状体６と導体層との間からシラン、水素等のガス
プラズマが入り込み、厚膜の膜質に損傷を与えたり、厚
膜とセラミック基板との間に、前記ガスプラズマによる
気泡が介入したりすることにより、厚膜の基板への密着
強度が低下１″る。従って、この厚膜回路に半導体チッ
プを塔載せしめるためのワイヤボンディング工程時には
、特に、腺の剥離がひんほんに発生し、歩留り低下の原
因となっていた。
本発明は、前記実情に鑑みてなされたもので、厚膜集積
回路基板上にアモルファス半導体装置を形成するにあた
り、厚膜回路に欠陥が発生するのを防止し、製造尖部り
を向上せしめることを目的とする。
回路基板上にアモルファス半導体装置を形成するにあた
り、厚膜回路に欠陥が発生するのを防止し、製造尖部り
を向上せしめることを目的とする。
本発明は、厚膜回路の形成された基板上に、アモルファ
ス半導体層を形成するにあたり、あらかじめ、この厚膜
回路を金属膜によって被覆シテ、厚膜回路を保護しつつ
、アモルファス半導体層を着膜したのち、この金属膜を
除去することにより、厚膜の剥離を防止しようとするも
のである。
ス半導体層を形成するにあたり、あらかじめ、この厚膜
回路を金属膜によって被覆シテ、厚膜回路を保護しつつ
、アモルファス半導体層を着膜したのち、この金属膜を
除去することにより、厚膜の剥離を防止しようとするも
のである。
以下、本発明実施例の厚膜回路基板上へのアモルファス
半導体装置の製造方法について、図面を参照しつつ説明
する。
半導体装置の製造方法について、図面を参照しつつ説明
する。
ま１″、セラミック基板１上に、スクリーン印刷法によ
り、印刷、焼成し、第５図に示す如（、第１の導体であ
る金層２を形成する。
り、印刷、焼成し、第５図に示す如（、第１の導体であ
る金層２を形成する。
次いで、第６図に示′１−如（、スクリーン印刷法によ
り印刷、焼成し、絶縁性のガラス層３を形成する。
り印刷、焼成し、絶縁性のガラス層３を形成する。
更に、第７図に示す如く、スクリーン印刷法により、印
刷、焼成し、第２の導体である金層４を形成する。
刷、焼成し、第２の導体である金層４を形成する。
このようにして形成された厚膜制御回路Ｃを有する基板
全体に、蒸着法によって膜厚４Ｕ００Åのクロム層を着
膜し、第８図に示す如（、フォトリングラフィによって
下部のクロム電極５および厚膜制御回路の保護膜９とな
る部分を除（不要部のクロム層を除去する。ここで、下
部電極５は前記厚膜制御回路と相互接続される様な形状
にバターニングするものとする。
全体に、蒸着法によって膜厚４Ｕ００Åのクロム層を着
膜し、第８図に示す如（、フォトリングラフィによって
下部のクロム電極５および厚膜制御回路の保護膜９とな
る部分を除（不要部のクロム層を除去する。ここで、下
部電極５は前記厚膜制御回路と相互接続される様な形状
にバターニングするものとする。
そして更に、第９図に示す如（、この上に金属製の板状
体６を載置し、プラズマＣＶＤ法により、水素化アモル
ファスシリコン層７を選択的に堆積せしめる。この水素
化アモルファスシリコン層の膜厚は１μｍである。
体６を載置し、プラズマＣＶＤ法により、水素化アモル
ファスシリコン層７を選択的に堆積せしめる。この水素
化アモルファスシリコン層の膜厚は１μｍである。
次いで前記板状体６を排除した後、フォ）！ソグラフィ
により厚膜印刷回路上のクロムから１よる保護膜９をエ
ツチング除去する１、最後に、第１０図に示ず如（、メ
タルマスク（図示せず）を介し、上部電極として所定形
状の酸化インジウム錫′祇極を約０１μｍの膜厚で着膜
する。
により厚膜印刷回路上のクロムから１よる保護膜９をエ
ツチング除去する１、最後に、第１０図に示ず如（、メ
タルマスク（図示せず）を介し、上部電極として所定形
状の酸化インジウム錫′祇極を約０１μｍの膜厚で着膜
する。
コ（７） ヨ５にして、水素化アモルファスシリコン層
からなる固体撮像素子部Ｓと厚膜制御部Ｃとよりなる半
導体装置が形成される。
からなる固体撮像素子部Ｓと厚膜制御部Ｃとよりなる半
導体装置が形成される。
この半導体装置における厚膜回路は基板との密着性が極
めて良好であり、経時的に安定である上、この回路上に
、シフトレジスタ等の半導体チップを塔載するにあたり
、ダイボンディング、ワイヤボンティングを行なっても
厚膜の剥離を生じることもなく、実装にあたっての製造
歩留りが極めて良好である。
めて良好であり、経時的に安定である上、この回路上に
、シフトレジスタ等の半導体チップを塔載するにあたり
、ダイボンディング、ワイヤボンティングを行なっても
厚膜の剥離を生じることもなく、実装にあたっての製造
歩留りが極めて良好である。
なお、実施例においては、厚膜回路の保護膜として下部
電極形成工程で％ｆ膜されたクロム膜を利用したが、別
工程で金等の異なる材質の金属膜を形成してもよい。
電極形成工程で％ｆ膜されたクロム膜を利用したが、別
工程で金等の異なる材質の金属膜を形成してもよい。
また、実施例においては、固体撮像装置について説明し
たが、薄膜トランジスタ回路、太陽電池をはじめとし、
他方面への適用も可能である。
たが、薄膜トランジスタ回路、太陽電池をはじめとし、
他方面への適用も可能である。
１１どで １
〔発明の効果〕
以上、説明してきたように、本発明によれば、アモルフ
ァス半導体層の形成前に厚膜回路部を金属膜で被覆し、
保護しておくことにより、厚膜回路に欠陥を生ぜしめる
ことな（、アモルファス半導体層を堆積し得、製造歩留
りの良好な半導体装置の提供が可能となる１、
ァス半導体層の形成前に厚膜回路部を金属膜で被覆し、
保護しておくことにより、厚膜回路に欠陥を生ぜしめる
ことな（、アモルファス半導体層を堆積し得、製造歩留
りの良好な半導体装置の提供が可能となる１、
第１図乃至第４図は、従来のアモルファス半導体装置の
製造工程を示Ｊ−図、第５図乃至第１０図は、本発明実
施例のアモルファス半導体装置の製造工程を示す図であ
る。 Ｉ・・・セラミック基板、２・・・第１の導体層（金）
？！Ｊ）、３・・・ガラス層（絶縁ハｉ）、４・・・第
２の導体層（金層）、５・・・下部′電極（クロム電極
）、６・−＆状体（メタルマスク）、７・・・アモルフ
ァスシリコン層、８・・・上部電極（ＩＴＯ電極）、９
・・・保護膜、Ｃ・・・制御回路部、Ｓ・・・固体撮像
素子部。 １曽１ ン１ｊ ｌ ４ 第５図 第６図 ス 第７図 乙 第８図 第９図 第１０図
製造工程を示Ｊ−図、第５図乃至第１０図は、本発明実
施例のアモルファス半導体装置の製造工程を示す図であ
る。 Ｉ・・・セラミック基板、２・・・第１の導体層（金）
？！Ｊ）、３・・・ガラス層（絶縁ハｉ）、４・・・第
２の導体層（金層）、５・・・下部′電極（クロム電極
）、６・−＆状体（メタルマスク）、７・・・アモルフ
ァスシリコン層、８・・・上部電極（ＩＴＯ電極）、９
・・・保護膜、Ｃ・・・制御回路部、Ｓ・・・固体撮像
素子部。 １曽１ ン１ｊ ｌ ４ 第５図 第６図 ス 第７図 乙 第８図 第９図 第１０図
Claims (1)
- 厚膜回路素子を有する基板上に、アモルファス半導体素
子を形成１−るにあたり、アモルファス半導体の着膜工
程に先立ち、あらかじめ、前記厚膜回路素子を金属膜で
被覆し、保護する工程を有することを特徴とするアモル
ファス半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111472A JPS603152A (ja) | 1983-06-21 | 1983-06-21 | アモルフアス半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111472A JPS603152A (ja) | 1983-06-21 | 1983-06-21 | アモルフアス半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603152A true JPS603152A (ja) | 1985-01-09 |
| JPH028465B2 JPH028465B2 (ja) | 1990-02-23 |
Family
ID=14562109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58111472A Granted JPS603152A (ja) | 1983-06-21 | 1983-06-21 | アモルフアス半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04129035U (ja) * | 1991-05-17 | 1992-11-25 | ホシザキ電機株式会社 | 冷媒凝縮器の支持構造 |
-
1983
- 1983-06-21 JP JP58111472A patent/JPS603152A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04129035U (ja) * | 1991-05-17 | 1992-11-25 | ホシザキ電機株式会社 | 冷媒凝縮器の支持構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH028465B2 (ja) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2081517A (en) | Method for making electrically conductive penetrations into thin films | |
| US6548386B1 (en) | Method for forming and patterning film | |
| JPS603152A (ja) | アモルフアス半導体装置の製造方法 | |
| JP2513900B2 (ja) | 半導体装置の製造方法 | |
| US3723178A (en) | Process for producing contact metal layers consisting of chromium or molybdenum on semiconductor components | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP2931297B1 (ja) | フレキシブル基板の製造方法 | |
| CN116403886A (zh) | 一种二维材料光电子芯片及其制备方法 | |
| JP3370663B2 (ja) | 半導体放射線検出素子アレイおよびはんだバンプの作成方法 | |
| JPS60117684A (ja) | 非晶質シリコン太陽電池の製造方法 | |
| JPS61216360A (ja) | 密着型イメ−ジセンサ | |
| JPS60120518A (ja) | 導体層の形成方法 | |
| JPS60182168A (ja) | アモルフアスシリコンインバ−タの製造方法 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS6142943A (ja) | 複合半導体装置の製造方法 | |
| JPS6189655A (ja) | 半導体装置およびその製造方法 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPS57202758A (en) | Semiconductor device | |
| JPS612360A (ja) | 半導体装置の製造方法 | |
| JPH03183138A (ja) | 半導体装置製造方法 | |
| JPS58180054A (ja) | マトリツクス画像表示装置 | |
| JPS60124846A (ja) | 半導体装置の製造方法 | |
| CN110911355A (zh) | 阵列基板及制备方法 |