JPH03183138A - 半導体装置製造方法 - Google Patents
半導体装置製造方法Info
- Publication number
- JPH03183138A JPH03183138A JP32045189A JP32045189A JPH03183138A JP H03183138 A JPH03183138 A JP H03183138A JP 32045189 A JP32045189 A JP 32045189A JP 32045189 A JP32045189 A JP 32045189A JP H03183138 A JPH03183138 A JP H03183138A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- thin film
- insulating substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000010409 thin film Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 40
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- 239000011651 chromium Substances 0.000 abstract description 10
- 229910052804 chromium Inorganic materials 0.000 abstract description 8
- 229910004205 SiNX Inorganic materials 0.000 abstract description 4
- 238000006073 displacement reaction Methods 0.000 abstract 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 102100029952 Double-strand-break repair protein rad21 homolog Human genes 0.000 description 1
- 101000584942 Homo sapiens Double-strand-break repair protein rad21 homolog Proteins 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は大面積の絶縁性基板上に半導体装置を製造する
方法に係り、特に半導体装置におけるパターンのずれを
少なくする半導体装置製造方法に関する。
方法に係り、特に半導体装置におけるパターンのずれを
少なくする半導体装置製造方法に関する。
（従来の技術）
大面積の絶縁性基板上に半導体装置を製造する方法は、
具体的にはイメージセンサ、サーマルヘッド、薄膜トラ
ンジスタ等の製造方法において用いられている。
具体的にはイメージセンサ、サーマルヘッド、薄膜トラ
ンジスタ等の製造方法において用いられている。
ここで、大面積の絶縁性基板上に複数の薄膜トランジス
タを製造する方法を例に取って、従来の半導体装置製造
方法を説明することとする。
タを製造する方法を例に取って、従来の半導体装置製造
方法を説明することとする。
従来の薄膜トランジスタ製造方法によって製造される薄
膜トランジスタの構成は、第２図に示すように、ガラス
またはセラミックの絶縁性基板１上にゲート電極２とし
てのクロム（Ｃｒ）層、ゲート絶縁層３としてのシリコ
ン窒化膜（Ｓ ｉ ＮＸ ）、半導体活性層４としての
水素化アモルファスシリコン（ａ−３ｔ：Ｈ）層、ゲー
ト電極３に対向するよう設けられたトップ絶縁層５とし
てのシリコン窒化膜（Ｓ ｉ Ｎｘ ） 、オーミック
コンタクト層６としてのｎ中水素化アモルファスシリコ
ン（ｎ” ａ−３ｉ ： Ｈ）層を順次積層し、そして
このオーミックコンタクト層６を分割して、ドレイン電
極の一部６ａとソース電極の一部６ｂを形成し、その上
にアルミニウム（Ａ１）層７が形成される逆スタガ構造
のトランジスタである。ここで、ドレイン電極とソース
電極は、ｎ”ａ−５ｉ：８層とアルミニウム層から構成
されている。
膜トランジスタの構成は、第２図に示すように、ガラス
またはセラミックの絶縁性基板１上にゲート電極２とし
てのクロム（Ｃｒ）層、ゲート絶縁層３としてのシリコ
ン窒化膜（Ｓ ｉ ＮＸ ）、半導体活性層４としての
水素化アモルファスシリコン（ａ−３ｔ：Ｈ）層、ゲー
ト電極３に対向するよう設けられたトップ絶縁層５とし
てのシリコン窒化膜（Ｓ ｉ Ｎｘ ） 、オーミック
コンタクト層６としてのｎ中水素化アモルファスシリコ
ン（ｎ” ａ−３ｉ ： Ｈ）層を順次積層し、そして
このオーミックコンタクト層６を分割して、ドレイン電
極の一部６ａとソース電極の一部６ｂを形成し、その上
にアルミニウム（Ａ１）層７が形成される逆スタガ構造
のトランジスタである。ここで、ドレイン電極とソース
電極は、ｎ”ａ−５ｉ：８層とアルミニウム層から構成
されている。
また、従来の薄膜トランジスタの製造方法は、絶縁性基
板１上にゲート電極２としてのクロム（Ｃ「）を約１５
０℃程度の温度で蒸着し、フォトリソ法により所定の形
状にパターニングする。
板１上にゲート電極２としてのクロム（Ｃ「）を約１５
０℃程度の温度で蒸着し、フォトリソ法により所定の形
状にパターニングする。
次にゲート電極２の絶縁層（ゲート絶縁層３）としてシ
リコン窒化膜（Ｓ ｉ ＮＸ ）を約３５０℃程度の温
度で着膜し、このゲート絶縁層３上に半導体活性層４と
しての水素化アモルファスシリコン（ａ−３ｉ：Ｈ）を
プラズマＣＶＤ法により約２７５℃程度の温度で着膜し
、更にシリコン窒化膜（Ｓ ｆ Ｎｘ ）の絶縁膜（ト
ップ絶縁層５）を約２７５℃程度の温度で着膜する。そ
して、シリコン窒化膜（ＳｉＮｘ）の絶縁膜をフォトリ
ソ法によりパターニングしてトップ絶縁層５の形状を形
成する。この上にオーミックコンタクト層６としてのｎ
生水素化アモルファスシリコン（ｎ”ａ−３ｉ：Ｈ）を
プラズマＣＶＤ法により約２５０℃程度の温度で着膜し
、その上にフォトレジストを塗布する。トップ絶縁層５
の上部中央部分を開けるように、ｎ”ａ−３ｔ：Ｈのオ
ーミックコンタクト層６を分割するようなドレイン電極
の一部６ａトソース電極の一部６ｂのパターンを形成す
るために、同時に半導体活性層４のパターンを形成する
ために、フォトリソマスクを用い露光・現像し、レジス
トパターンを形成し、ＨＦ、ＨＮＯ，とＨ、ｐｏ、の混
合液でエツチングを行うと、シリコン窒化膜部分はエツ
チングされずに残り、レジストパターンの形成されてい
ないａ−３ｔ：Ｈ部分とｎ”ａ−８ｔ：Ｈ部分が除去さ
れ、ドレイン電極の一部６ａとソース電極の一部６ｂの
パターンと半導体活性層４のパターンが形成される。
リコン窒化膜（Ｓ ｉ ＮＸ ）を約３５０℃程度の温
度で着膜し、このゲート絶縁層３上に半導体活性層４と
しての水素化アモルファスシリコン（ａ−３ｉ：Ｈ）を
プラズマＣＶＤ法により約２７５℃程度の温度で着膜し
、更にシリコン窒化膜（Ｓ ｆ Ｎｘ ）の絶縁膜（ト
ップ絶縁層５）を約２７５℃程度の温度で着膜する。そ
して、シリコン窒化膜（ＳｉＮｘ）の絶縁膜をフォトリ
ソ法によりパターニングしてトップ絶縁層５の形状を形
成する。この上にオーミックコンタクト層６としてのｎ
生水素化アモルファスシリコン（ｎ”ａ−３ｉ：Ｈ）を
プラズマＣＶＤ法により約２５０℃程度の温度で着膜し
、その上にフォトレジストを塗布する。トップ絶縁層５
の上部中央部分を開けるように、ｎ”ａ−３ｔ：Ｈのオ
ーミックコンタクト層６を分割するようなドレイン電極
の一部６ａトソース電極の一部６ｂのパターンを形成す
るために、同時に半導体活性層４のパターンを形成する
ために、フォトリソマスクを用い露光・現像し、レジス
トパターンを形成し、ＨＦ、ＨＮＯ，とＨ、ｐｏ、の混
合液でエツチングを行うと、シリコン窒化膜部分はエツ
チングされずに残り、レジストパターンの形成されてい
ないａ−３ｔ：Ｈ部分とｎ”ａ−８ｔ：Ｈ部分が除去さ
れ、ドレイン電極の一部６ａとソース電極の一部６ｂの
パターンと半導体活性層４のパターンが形成される。
これによりオーミックコンタクト層６は、ドレイン電極
の一部６ａとソース電極の一部６ｂに分割形成される。
の一部６ａとソース電極の一部６ｂに分割形成される。
そしてオーミックコンタクト層の６ａ部分および６層部
分を覆うようにアルミニウムを約１５０℃程度の温度で
蒸着し、ソース・ドレイン電極を構成するような形状に
てパターニングを行う。このようにして薄膜トランジス
タが製造される。
分を覆うようにアルミニウムを約１５０℃程度の温度で
蒸着し、ソース・ドレイン電極を構成するような形状に
てパターニングを行う。このようにして薄膜トランジス
タが製造される。
（発明が解決しようとする課題）
しかしながら、上記のような薄膜トランジスタを製造す
るような半導体装置製造方法では、半導体装置を製造す
る工程において、３００℃を超える温度でシリコン窒化
膜等の薄膜を着膜・形成するため、大面積のガラス等の
絶縁性基板が３〜１０ｐｐｍ程度縮むことがある。する
と、薄膜トランジスタを製造する場合を例に取って説明
すると、絶縁性基板１上にゲート電極２のクロムを着膜
してパターンを形成した後に、ゲート絶縁層３のシリコ
ン窒化膜を約３５０℃程度の温度で着膜・形成するため
に、絶縁性基板１が縮んでしまい、同時に絶縁性基板１
−上に形成されたゲート電極２のクロムパターンも縮ん
でしまい、この後の工程にフォトリソマスクを用いて、
トップ絶縁層５の形状を形成したり、ドレイン電極の一
部６ａとソース電極の一部６ｂ部分を形成したり、アル
ミニウム層７のパターンを形成したりする際に、ゲート
電極２のクロムパターンとの間でずれが生じてしまい、
特に絶縁性基板１が大面積であって、その上に複数の薄
膜トランジスタを形成する場合には、絶縁性基板１の端
と端とでは、パターンずれが顕著になり、パターンのア
ライメントが困難になるとの問題点があった。
るような半導体装置製造方法では、半導体装置を製造す
る工程において、３００℃を超える温度でシリコン窒化
膜等の薄膜を着膜・形成するため、大面積のガラス等の
絶縁性基板が３〜１０ｐｐｍ程度縮むことがある。する
と、薄膜トランジスタを製造する場合を例に取って説明
すると、絶縁性基板１上にゲート電極２のクロムを着膜
してパターンを形成した後に、ゲート絶縁層３のシリコ
ン窒化膜を約３５０℃程度の温度で着膜・形成するため
に、絶縁性基板１が縮んでしまい、同時に絶縁性基板１
−上に形成されたゲート電極２のクロムパターンも縮ん
でしまい、この後の工程にフォトリソマスクを用いて、
トップ絶縁層５の形状を形成したり、ドレイン電極の一
部６ａとソース電極の一部６ｂ部分を形成したり、アル
ミニウム層７のパターンを形成したりする際に、ゲート
電極２のクロムパターンとの間でずれが生じてしまい、
特に絶縁性基板１が大面積であって、その上に複数の薄
膜トランジスタを形成する場合には、絶縁性基板１の端
と端とでは、パターンずれが顕著になり、パターンのア
ライメントが困難になるとの問題点があった。
本発明は上記実情に鑑みてなされたもので、半導体装置
の製造方法において、パターンのずれを少なくすること
ができる半導体装置製造方法を提供することを目的とす
る。
の製造方法において、パターンのずれを少なくすること
ができる半導体装置製造方法を提供することを目的とす
る。
（課題を解決するための手段）
上記従来例の問題点を解決するための本発明は、絶縁性
基板上に着膜された薄膜をパターニングしてパターンを
形成する工程を複数開弁する半導体装置製造方法におい
て、前記絶縁性基板上に前記半導体装置を形成する前に
、前記半導体装置を形成する工程における最高温度以上
の温度で前記絶縁性基板上に絶縁性薄膜を着膜形成する
ことを特徴としている。
基板上に着膜された薄膜をパターニングしてパターンを
形成する工程を複数開弁する半導体装置製造方法におい
て、前記絶縁性基板上に前記半導体装置を形成する前に
、前記半導体装置を形成する工程における最高温度以上
の温度で前記絶縁性基板上に絶縁性薄膜を着膜形成する
ことを特徴としている。
（作用）
本発明によれば、半導体装置の製造方法において、絶縁
性基板上に半導体装置を製造する前に、半導体装置を形
成する工程における最高温度以上の温度で絶縁性基板上
に絶縁性薄膜を着膜形成して室温に戻し、絶縁性基板を
一度縮めてしまい、その絶縁性薄膜の上に半導体装置を
形成するようにしたので、縮められた絶縁性基板上に形
成される各層のパターン間にはずれが少なくなり、パタ
ーンのアライメントが正確になる。
性基板上に半導体装置を製造する前に、半導体装置を形
成する工程における最高温度以上の温度で絶縁性基板上
に絶縁性薄膜を着膜形成して室温に戻し、絶縁性基板を
一度縮めてしまい、その絶縁性薄膜の上に半導体装置を
形成するようにしたので、縮められた絶縁性基板上に形
成される各層のパターン間にはずれが少なくなり、パタ
ーンのアライメントが正確になる。
（実施例）
本発明は、半導体装置を製造する場合で、絶縁性基板上
にパターンを形成し、３００℃を超える温度で薄膜等を
形成し、更にその上にパターンを形成するような半導体
装置の製造方法において有効である。本実施例において
は、特に薄膜トランジスタを例に取って説明することと
する。
にパターンを形成し、３００℃を超える温度で薄膜等を
形成し、更にその上にパターンを形成するような半導体
装置の製造方法において有効である。本実施例において
は、特に薄膜トランジスタを例に取って説明することと
する。
本発明の一実施例について図面を参照しながら説明する
。
。
第１図は、本発明の一実施例に係る半導体装置製造方法
により製造された薄膜トランジスタの断面説明図である
。第２図と同様の構成をとる部分については同一の符号
を使って説明する。
により製造された薄膜トランジスタの断面説明図である
。第２図と同様の構成をとる部分については同一の符号
を使って説明する。
本実施例の薄膜トランジスタの構成は、ガラスまたはセ
ラミック等の絶縁性の基板１上に３８０℃の高温でシリ
コン窒化膜８ （Ｓ ｉＮｘ １）が形成され、このシ
リコン窒化膜８上にゲート電極２としてのクロム（Ｃｒ
）層、ゲート絶縁層３としてのシリコン窒化膜（Ｓ ｉ
Ｎｘ ２） 、半導体活性層４としての水素化アモルフ
ァスシリコン（ａ −３ｉ：Ｈ）層、トップ絶縁層５と
してのシリコン窒化膜（ＳｉＮｘ３）、オーミックコン
タクト層６としてのｎ生水素化アモルファスシリコン（
ｎ”ａ−Ｓｉ：Ｈ）層が順次形成され、その上にアルミ
ニウム層７とを順次積層した逆スタガ構造のトランジス
タである。ここで、オーミックコンタクト層６は、ドレ
イン電極を構成する６ａ層とソース電極を構成する６ｂ
層と分離して形成されている。
ラミック等の絶縁性の基板１上に３８０℃の高温でシリ
コン窒化膜８ （Ｓ ｉＮｘ １）が形成され、このシ
リコン窒化膜８上にゲート電極２としてのクロム（Ｃｒ
）層、ゲート絶縁層３としてのシリコン窒化膜（Ｓ ｉ
Ｎｘ ２） 、半導体活性層４としての水素化アモルフ
ァスシリコン（ａ −３ｉ：Ｈ）層、トップ絶縁層５と
してのシリコン窒化膜（ＳｉＮｘ３）、オーミックコン
タクト層６としてのｎ生水素化アモルファスシリコン（
ｎ”ａ−Ｓｉ：Ｈ）層が順次形成され、その上にアルミ
ニウム層７とを順次積層した逆スタガ構造のトランジス
タである。ここで、オーミックコンタクト層６は、ドレ
イン電極を構成する６ａ層とソース電極を構成する６ｂ
層と分離して形成されている。
次に、本発明に係る一実施例の薄膜トランジスタの製造
方法について説明する。
方法について説明する。
まず、検査、洗浄されたガラス等の絶縁性基板１上に、
ブラズ７ＣＶＤ法（Ｐ−ＣＶＤ） によりシリコン窒化
膜８ （Ｓ ｉＮｘ １）を厚さ約１０００〜５００Ｏ
Ａ程度で、ゲート絶縁層３が形成される温度３５０℃よ
り高温の３８０℃で着膜し、室温に冷却した後、洗浄し
てゲート電極２となるクロム（Ｃ「）層をＤＣスパッタ
法により７５０Ａ程度の厚さで約１５０℃の温度にて着
膜する。
ブラズ７ＣＶＤ法（Ｐ−ＣＶＤ） によりシリコン窒化
膜８ （Ｓ ｉＮｘ １）を厚さ約１０００〜５００Ｏ
Ａ程度で、ゲート絶縁層３が形成される温度３５０℃よ
り高温の３８０℃で着膜し、室温に冷却した後、洗浄し
てゲート電極２となるクロム（Ｃ「）層をＤＣスパッタ
法により７５０Ａ程度の厚さで約１５０℃の温度にて着
膜する。
シリコン窒化膜８ （ＳｉＮｘ １）をＰ−ＣＶＤで形
成する条件は、基板温度が約３８０℃で、ＳｉＨ，とＮ
Ｈ，のガス圧力が０． １〜０．５Ｔｏｒｒで、ＳｉＨ
，ガス流量が１０〜５０８ｃｃ１１で、ＮＨ８のガス流
量が１００〜３００ｓｃｃＩで、ＲＦパワーが５０〜２
００Ｗである。
成する条件は、基板温度が約３８０℃で、ＳｉＨ，とＮ
Ｈ，のガス圧力が０． １〜０．５Ｔｏｒｒで、ＳｉＨ
，ガス流量が１０〜５０８ｃｃ１１で、ＮＨ８のガス流
量が１００〜３００ｓｃｃＩで、ＲＦパワーが５０〜２
００Ｗである。
次に、クロム（Ｃｒ）層をフォトリソ工程とエツチング
工程によりパターニングしゲート電極２の形状を形成す
る。そしてアルカリ洗浄を行い、クロムパターン上に薄
膜トランジスタのゲート絶縁層３とその上の半導体活性
層４とまたその上のトップ絶縁層５を形成するために、
シリコン窒化膜（ＳｉＮｘ２）を３０００Ａ程度の厚さ
で、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層を
５００Ａ程度の厚さで、シリコン窒化膜（ＳｉＮｘ３）
を１５００Ａ程度の厚さで順に真空を破らずにプラズマ
ＣＶＤ （Ｐ−ＣＶＤ）により連続着膜する。真空を破
らずに連続的に着膜することでそれぞれの界面の汚染を
防ぐことができ、特性の安定化を図ることができる。
工程によりパターニングしゲート電極２の形状を形成す
る。そしてアルカリ洗浄を行い、クロムパターン上に薄
膜トランジスタのゲート絶縁層３とその上の半導体活性
層４とまたその上のトップ絶縁層５を形成するために、
シリコン窒化膜（ＳｉＮｘ２）を３０００Ａ程度の厚さ
で、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層を
５００Ａ程度の厚さで、シリコン窒化膜（ＳｉＮｘ３）
を１５００Ａ程度の厚さで順に真空を破らずにプラズマ
ＣＶＤ （Ｐ−ＣＶＤ）により連続着膜する。真空を破
らずに連続的に着膜することでそれぞれの界面の汚染を
防ぐことができ、特性の安定化を図ることができる。
ゲート絶縁層３の５ｔＮｘ２膜をＰ−ＣＶＤで形成する
条件は、基板温度が約３５０℃で、５ＲＨ１とＮＨ，の
ガス圧力が０． １〜０． ５Ｔｏｒｒで、ＳｉＨ，ガ
ス流量が１０〜５０ｓｃｃｌで、ＮＨ，のガス流量が１
００〜３００ｓｅｃｍで、ＲＦパワーが５０〜２００Ｗ
である。
条件は、基板温度が約３５０℃で、５ＲＨ１とＮＨ，の
ガス圧力が０． １〜０． ５Ｔｏｒｒで、ＳｉＨ，ガ
ス流量が１０〜５０ｓｃｃｌで、ＮＨ，のガス流量が１
００〜３００ｓｅｃｍで、ＲＦパワーが５０〜２００Ｗ
である。
半導体活性層４のａ−３ｉ：Ｈ膜をＰ−ＣＶＤで形成す
る条件は、基板温度が約２７５℃で、ＳｉＨ，のガス圧
力が０． １〜０．５Ｔｏｒｒで、５ｔＨ４ガス流量が
１００〜３００ｓｃｃｌで、ＲＦパワーが５０〜２００
Ｗである。
る条件は、基板温度が約２７５℃で、ＳｉＨ，のガス圧
力が０． １〜０．５Ｔｏｒｒで、５ｔＨ４ガス流量が
１００〜３００ｓｃｃｌで、ＲＦパワーが５０〜２００
Ｗである。
トップ絶縁層５の５ｉＮｘ３膜をＰ−ＣＶＤで形成する
条件は、基板温度が約２７５℃で、ＳｉＨ４とＮｕ、の
ガス圧力が０． １〜０ 、 ５ Ｔｏｒｒで、Ｓｉｎ
、ガス流量が１０〜５０ＳＣＣ１で、ＮＨ，のガス流量
が１００〜３００ ｓｅｃｍで、ＲＦパワーが５０〜２
００Ｗである。
条件は、基板温度が約２７５℃で、ＳｉＨ４とＮｕ、の
ガス圧力が０． １〜０ 、 ５ Ｔｏｒｒで、Ｓｉｎ
、ガス流量が１０〜５０ＳＣＣ１で、ＮＨ，のガス流量
が１００〜３００ ｓｅｃｍで、ＲＦパワーが５０〜２
００Ｗである。
次に、ゲート電極２に対応するような形状でトップ絶縁
層３を形成さるために、トップ絶縁層３の上にレジスト
を塗布し、そして基板１の裏方向からゲート電極２の形
状パターンをマスクとして用いて裏面露光を行い、現像
し、ＨＦとＮＨ□Ｆの混合液でエツチングして、レジス
ト剥離を行ってトップ絶縁層３のパターンを形成する。
層３を形成さるために、トップ絶縁層３の上にレジスト
を塗布し、そして基板１の裏方向からゲート電極２の形
状パターンをマスクとして用いて裏面露光を行い、現像
し、ＨＦとＮＨ□Ｆの混合液でエツチングして、レジス
ト剥離を行ってトップ絶縁層３のパターンを形成する。
さらにＢＨＦ処理を行い、その上にオーミックコンタク
ト層６としてｎ中型のａ−３ｔ：ＨをＰＣＶＤにより１
００ＯＡ程度の厚さで約２５０℃程度の温度で着膜する
。
ト層６としてｎ中型のａ−３ｔ：ＨをＰＣＶＤにより１
００ＯＡ程度の厚さで約２５０℃程度の温度で着膜する
。
この後、ソース電極とドレイン電極を形成するためのフ
ォトリソマスクを用い、フォトリソ法により露光現像を
行いレジストパターンを形成し、ＨＦ、ＨＮＯ３とＨ，
ＰＯ，の混合液でエツチングを行うと、５ｔＮｘ部分が
エツチングされずに残り、更にレジストパターンが形成
されていないオーミックコンタクト層６のｎ中型のａ−
３ｔ：８層部分と半導体活性層４のａ−３ｉ：８層部分
がエツチングされて除去されて、半導体活性層４のパタ
ーンが形成され、更にオーミックコンタクト層６も分割
されてドレイン電極の一部６ａとソース電極の一部６ｂ
のパターンが形成される。
ォトリソマスクを用い、フォトリソ法により露光現像を
行いレジストパターンを形成し、ＨＦ、ＨＮＯ３とＨ，
ＰＯ，の混合液でエツチングを行うと、５ｔＮｘ部分が
エツチングされずに残り、更にレジストパターンが形成
されていないオーミックコンタクト層６のｎ中型のａ−
３ｔ：８層部分と半導体活性層４のａ−３ｉ：８層部分
がエツチングされて除去されて、半導体活性層４のパタ
ーンが形成され、更にオーミックコンタクト層６も分割
されてドレイン電極の一部６ａとソース電極の一部６ｂ
のパターンが形成される。
次に、アルミニウム（ＡＩ）をＤＣマグネトロンスパッ
タにより薄膜トランジスタを覆うように１５０００Ａ程
度の厚さで約１５０℃程度の温度で着膜し、所望のパタ
ーンを得るためにフォトリソエツチング工程でパターニ
ングする。これにより、薄膜トランジスタのドレイン電
極の一部７ａ部分とソース電極の一部７ｂ部分が形成さ
れる。
タにより薄膜トランジスタを覆うように１５０００Ａ程
度の厚さで約１５０℃程度の温度で着膜し、所望のパタ
ーンを得るためにフォトリソエツチング工程でパターニ
ングする。これにより、薄膜トランジスタのドレイン電
極の一部７ａ部分とソース電極の一部７ｂ部分が形成さ
れる。
本実施例の薄膜トランジスタの製造方法によれば、絶縁
性基板１上に薄膜トランジスタを製造する前に、薄膜ト
ランジスタを形成する工程における最高温度、本実施例
においてはゲート絶縁層３を着膜する場合に最高温度３
５０℃程度となるが、この温度以上の温度３８０℃程度
で絶縁性基板１上にシリコン窒化膜８の絶縁性薄膜を着
膜形成して室温に戻し、絶縁性基板１を一度縮めてしま
い、そのシリコン窒化膜９の上にＳｉＮｘ層、ａ Ｓ
ｉ：Ｈ層およびｎ”ａ−３ｔ：Ｈ層を着膜して薄膜トラ
ンジスタを形成するようにしたので、縮められた絶縁性
基板１上に形成されるクロムパターンとトップ絶縁層５
のパターン、ソース・ドレイン電極のアルミニウムのパ
ターンとの間に、ずれが少なくなり、特に絶縁性基板１
が大面積の場合に、絶縁性基板１の端と端とにおけるパ
ターンずれ少なくなり、パターンのアライメントが正確
にできる効果がある。
性基板１上に薄膜トランジスタを製造する前に、薄膜ト
ランジスタを形成する工程における最高温度、本実施例
においてはゲート絶縁層３を着膜する場合に最高温度３
５０℃程度となるが、この温度以上の温度３８０℃程度
で絶縁性基板１上にシリコン窒化膜８の絶縁性薄膜を着
膜形成して室温に戻し、絶縁性基板１を一度縮めてしま
い、そのシリコン窒化膜９の上にＳｉＮｘ層、ａ Ｓ
ｉ：Ｈ層およびｎ”ａ−３ｔ：Ｈ層を着膜して薄膜トラ
ンジスタを形成するようにしたので、縮められた絶縁性
基板１上に形成されるクロムパターンとトップ絶縁層５
のパターン、ソース・ドレイン電極のアルミニウムのパ
ターンとの間に、ずれが少なくなり、特に絶縁性基板１
が大面積の場合に、絶縁性基板１の端と端とにおけるパ
ターンずれ少なくなり、パターンのアライメントが正確
にできる効果がある。
また、絶縁性のガラスの基板を高温にすると、ガラス基
板に含まれるナトリウム等の不純物が拡散して、薄膜ト
ランジスタのしきい値電圧を変化させ、薄膜トランジス
タ素子の特性を劣化させるとの問題があったが、薄膜ト
ランジスタを形成する前にシリコン窒化膜８を形成して
いるため、拡散した不純物が薄膜トランジスタ素子に悪
影響を与えることがないとの効果がある。
板に含まれるナトリウム等の不純物が拡散して、薄膜ト
ランジスタのしきい値電圧を変化させ、薄膜トランジス
タ素子の特性を劣化させるとの問題があったが、薄膜ト
ランジスタを形成する前にシリコン窒化膜８を形成して
いるため、拡散した不純物が薄膜トランジスタ素子に悪
影響を与えることがないとの効果がある。
さらに、基板上に薄膜トランジスタを形成するように薄
膜を着膜すると、基板が反ってしまい、基板と薄膜が剥
離してしまうことがあったが、本実施例のように、基板
上に絶縁性薄膜を高温で形成して冷却しておけば、基板
から絶縁性薄膜が剥離しにくいし、また絶縁性薄膜とゲ
ート絶縁層３が同じシリコン窒化膜（Ｓ ｉ Ｎｘ ）
で形成しているので、絶縁性薄膜とゲート絶縁層３は剥
離しにくいとの効果がある。
膜を着膜すると、基板が反ってしまい、基板と薄膜が剥
離してしまうことがあったが、本実施例のように、基板
上に絶縁性薄膜を高温で形成して冷却しておけば、基板
から絶縁性薄膜が剥離しにくいし、また絶縁性薄膜とゲ
ート絶縁層３が同じシリコン窒化膜（Ｓ ｉ Ｎｘ ）
で形成しているので、絶縁性薄膜とゲート絶縁層３は剥
離しにくいとの効果がある。
本実施例で示した半導体装置製造プロセス中の最高温度
以上で絶縁性基板上に絶縁性薄膜を形成して室温に冷却
して、その上に半導体装置を製造する方法は、ガラス基
板、セラミック基板上に作製する一次元イメージセンサ
、サーマルヘッドやガラス基板上に作製するフラットパ
ネルデイスプレィ等にも応用可能である。
以上で絶縁性基板上に絶縁性薄膜を形成して室温に冷却
して、その上に半導体装置を製造する方法は、ガラス基
板、セラミック基板上に作製する一次元イメージセンサ
、サーマルヘッドやガラス基板上に作製するフラットパ
ネルデイスプレィ等にも応用可能である。
また、本実施例では、絶縁性薄膜をシリコン窒化膜を用
いて説明したが、シリコン酸化膜、シリコン酸化窒化膜
を用いても同様の効果が得られる。
いて説明したが、シリコン酸化膜、シリコン酸化窒化膜
を用いても同様の効果が得られる。
（発明の効果）
本発明によれば、半導体装置の製造方法において、絶縁
性基板上に半導体装置を製造する前に、半導体装置を形
成する工程における最高温度以上の温度で絶縁性基板上
に絶縁性薄膜を着膜形成して室温に戻し、絶縁性基板を
一度縮めてしまい、その絶縁性薄膜の上に半導体装置を
形成するようにしたので、縮められた絶縁性基板上に形
成される各層のパターン間にはずれが少なくなり、パタ
ーンのアライメントが正確にできる効果がある。
性基板上に半導体装置を製造する前に、半導体装置を形
成する工程における最高温度以上の温度で絶縁性基板上
に絶縁性薄膜を着膜形成して室温に戻し、絶縁性基板を
一度縮めてしまい、その絶縁性薄膜の上に半導体装置を
形成するようにしたので、縮められた絶縁性基板上に形
成される各層のパターン間にはずれが少なくなり、パタ
ーンのアライメントが正確にできる効果がある。
第１図は本発明の一実施例に係る薄膜トランジスタの断
面説明図、第２図は従来の薄膜トランジスタの断面説明
図である。 １・・・・・・絶縁性基板 ２・・・・・・ゲート電極 ３・・・・・・ゲート絶縁層 ４・・・・・・半導体活性層 ５・・・・・・トップ絶縁層 ６・・・・・・オーミックコンタクト層７・・・・・・
アルミニウム層 ８・・・・・・シリコン窒化膜
面説明図、第２図は従来の薄膜トランジスタの断面説明
図である。 １・・・・・・絶縁性基板 ２・・・・・・ゲート電極 ３・・・・・・ゲート絶縁層 ４・・・・・・半導体活性層 ５・・・・・・トップ絶縁層 ６・・・・・・オーミックコンタクト層７・・・・・・
アルミニウム層 ８・・・・・・シリコン窒化膜
Claims (1)
- 【特許請求の範囲】 絶縁性基板上に着膜された薄膜をパターニングしてパタ
ーンを形成する工程を複数回有する半導体装置製造方法
において、 前記絶縁性基板上に前記半導体装置を形成する前に、前
記半導体装置を形成する工程における最高温度以上の温
度で前記絶縁性基板上に絶縁性薄膜を着膜形成すること
を特徴とする半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32045189A JP2819700B2 (ja) | 1989-12-12 | 1989-12-12 | 半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32045189A JP2819700B2 (ja) | 1989-12-12 | 1989-12-12 | 半導体装置製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03183138A true JPH03183138A (ja) | 1991-08-09 |
| JP2819700B2 JP2819700B2 (ja) | 1998-10-30 |
Family
ID=18121598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32045189A Expired - Fee Related JP2819700B2 (ja) | 1989-12-12 | 1989-12-12 | 半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819700B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356602A (ja) * | 2003-05-29 | 2004-12-16 | Jiaotong Univ | ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法 |
| US9051755B2 (en) * | 2013-07-16 | 2015-06-09 | Glass House Balloon Co., Inc. | System for creating decorative arches and columns |
-
1989
- 1989-12-12 JP JP32045189A patent/JP2819700B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356602A (ja) * | 2003-05-29 | 2004-12-16 | Jiaotong Univ | ガラス基板上に単結晶シリコン薄膜トランジスタを製造する方法 |
| US9051755B2 (en) * | 2013-07-16 | 2015-06-09 | Glass House Balloon Co., Inc. | System for creating decorative arches and columns |
| US9113724B1 (en) | 2013-07-16 | 2015-08-25 | Glass House Balloon Co., Inc. | System for creating decorative arches and columns |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2819700B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100898694B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 | |
| US4746628A (en) | Method for making a thin film transistor | |
| US5777702A (en) | Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask | |
| JPH04280637A (ja) | 薄膜トランジスタの製造方法 | |
| GB2172745A (en) | Method of manufacturing thin film transistor | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH02206132A (ja) | 薄膜トランジスタ | |
| JP3591061B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2819700B2 (ja) | 半導体装置製造方法 | |
| JPS58112365A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6178166A (ja) | 薄膜トランジスタ−アレ−とその製造方法 | |
| JPH02186641A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JPH06230425A (ja) | 液晶表示装置及びその製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH04150071A (ja) | 高耐圧薄膜トランジスタ | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JPH04111323A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2664413B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62190762A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0562996A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |