JPS6032201B2 - パルス幅調節計 - Google Patents

Description

【発明の詳細な説明】 本発明は、ＰＩ動作のパルス幅調節計に関するものであ
る。

ＰＩ動作のパルス幅調節計は電動弁を駆動するに適する
調節計であって、ＰＩ動作のアナログ調節計に亀々ポジ
ショナを組合せた構成のものもこの種の調節計の一種と
して慣用されている。

この方式のパルス幅調節計においては、鰭々ポジショナ
がアナログ調節計の出力と電磁弁の開度に対応する帰還
信号とを比較し、その比較結果により弁モータをオンオ
フ的に駆動するためのパルス幅出力を発生して、アナロ
グ調節計の入力に与えられる制御偏差が小さくなるよう
に電動弁の開度を制御している。ところで従来のＰＩ動
作のパルス幅調節計では、１動作において制御偏差が小
さくなると出力周期が長くなるのが出力のパルス幅は一
定値より小さくならない欠点があり、制御特性のあらさ
細かさを任意に調整することができなかった。本発明は
、１動作における出力のパルス幅を制御偏差に比例させ
るとともに、その比例係数を可変抵抗により任意に調整
できるようにして、上述の如き欠点のない新規なＰＩ動
作のパルス幅調節計を実現したものである。第１図は本
発明パルス幅調節計の一実施例を示す接続図である。

図において、ＡＣはＰＩ動作のアナログ調節計、ＰＯは
轟々ポジショナ、ＨＢはヒステリシス幅設定回路、ＣＶ
は操作部で、霞々ポジショナのパルス幅出力によってオ
ンオフ駆動される弁モータと、弁モータにより関度が制
御される電動弁を含んでいる。アナログ調節計ＡＣにお
いて、ＡＥは制御偏差検出回路で、演算増幅器ＯＰ，か
らなり、その入力端に測定信号Ｅｍと設定信号Ｅｓが与
えられ出力端に制御偏差ごを出力する。ＡＰは比例増幅
器で、演算増幅器ＯＰ２とその出力を分圧帰還するため
の分圧抵抗器ＲＰからなり、入力端に与えられる制御偏
差‘に比例したＫｐどなる出力電圧を生ずるもので、比
例定数ＫｐはＲＰによって設定できる。山は比例積分演
算回路で、演算増幅器ＯＰ３とその帰還回路に接続され
たコンデンサＣＩよりなる積分回路を有し、その入力側
に比例増幅器ＡＰ出力Ｋｐどが、コンデンサＣＭを抵抗
ＲＩの並列回路を介して加えられ、出力端にＫｐごに比
例する電圧とＫｐどの積分電圧との和に相当する出力電
圧８ｃを生ずる。雷々ポジショナＰＯにおいて、ＡＤは
加算器で、演算増幅器ＯＰ４からなり、アナログ調節計
ＡＣの出力Ｅｃに電動弁の開度に対応する帰還電圧Ｅｆ
を差動的に加算するものである。

ＣＯＭ−１，ＣＯＭ−２は各々比較器で、ＣＯＭ−１は
抵抗公５・によって正帰還が施された演算増幅器ＯＰ５
を有し、加算器ＡＤの出力Ｅｄが正極性の範囲において
動作し、ＣＯＭ−２は抵抗Ｒ６，によって正帰還が施さ
れた演算増幅器ＯＰ６を有し、加算器出力Ｅｄが負極性
の範囲において動作する。ＯＰ５の入力（十）には加算
器出力Ｅｄが抵抗Ｒ斑を介して加えられるとともに、一
定電圧−Ｅｈが抵抗Ｒ斑を介して加えられており、入力
（一）にはヒステリシス幅設定回路ＨＢより出力Ｅａが
抵抗Ｒ５４を介して加えられている。ＯＰ６の入力（一
）には加算器出力Ｅｄが抵抗Ｒ６２を介して加えられる
とともに、一定電圧十Ｅｈが抵抗Ｒ９３を介して加えら
れており、入力（一）にはヒステリシス幅設定回路ＨＢ
よりの出力Ｅｂが抵抗Ｒ６４を介して加えられている。
よってＣＯＭ−１は加算器出力Ｅｄが増加し上限城値（
＝Ｅｈ十Ｅａ〉を越えるとオンとなり、出力トランジス
タＱ．をオンにし、Ｅｄが減少し下限城値Ｌ（＝Ｅｈ）
に達するとオフとなりＱ，もオフとなる。またＣＯＭ−
２はＥｄが上限域値一日（＝Ｅｈ−Ｅｂ）に達するとオ
ンとなり、出力トランジスタＱ２をオンにし、Ｅｄが下
限城値−Ｌ（＝−Ｅｈ）に達するとオフとなりＱ２もオ
フになる。すなわちＣＯＭ−１のヒステリシス幅はＥａ
で、ＣＯＭ−２のヒステリシス幅はＥｂとなる。出力ト
ランジスタＱ，，Ｑ２がオンになるとりレーＲＹ，，Ｒ
Ｙ２が励磁された接点を閉成する。これら接点の閉成に
よるパルス幅出力で操作部ＣＶの弁モータが正または逆
方向に回転し、電動弁の開度を増加または減少させ、何
れの場合も電動弁は偏差ごを減ずる方向に移動する。Ｖ
Ｆは電動弁の開度に対応する帰還信号Ｅｆを発生する回
路で、ＣＯＭ−１，ＣＯＭ−２の出力信号により各々ス
イッチＳＷ，，ＳＷ２を駆動し、ＣＯＭ−１，ＣＯＭ−
２のオンオフに同期した正または負のステップ電圧Ｅｐ
を生ずる手段と、Ｅｐが加わる抵抗ＲｏとコンデンサＣ
Ｄの一次遅れ回路よりなっている。ＣＯＭ−１（または
ＣＯＭ一２）がオンになり電動弁の関度が増加（たは減
少）すると、同時に正（または負）のステップ電圧Ｅｐ
が一次遅れ回路に加わり、その出力である帰還電圧Ｅｆ
は増加（または減少）し、電動弁の関度に対応したもの
となる。この帰還電圧Ｅｆは加算器ＡＤ‘こアナログ調
節計ＡＣの出力Ｅｃと差動的に加えられる。鎖線で囲ま
れているヒステリシス幅設定回路ＨＢは、演算増幅器Ｏ
Ｐ７を有している。ＯＰ７の入力（一）には偏差ごが抵
抗文７，と可変抵抗Ｒ？２の直列回路を介して与えられ
ている。またＯＰ７の入力（一）にはＯＰ７の出力が順
方向接続ダイオードＤ，と抵抗虫７３の直列回路を介し
て加えられるとともに、ＯＰ７の出力が逆方向接続のダ
イオードＤ２と抵抗Ｒ７４の直列回路を介して加えられ
ている。抵抗Ｒ７，とＲ７２の接続点と基準点間に両方
向性ッェナーダィオードＺＤとスイッチＳＷ３が並列に
接続されている。ＳＷ３には比較器ＣＯＭ−１，ＣＯＭ
−２の出力がオアゲートＯＲを介して加えられ、ＣＯＭ
−１，ＣＯＭ−２のいずれか一方がオンのときＳＷ３を
閉成するように構成されている。血は抵抗Ｒ７，，Ｒ７
２を介してＯＰ７に加わる制御偏差どの最大値（例えば
２Ｖ）を制限するためのものである。制御偏差どが負の
とき、ダイオードＤ，と抵抗Ｒ７３の接続点から正のヒ
ステリシス幅設定電圧Ｅａが取り出され、ごが正のとき
ダイオードＤ２と抵抗Ｒ７４の接続点から負のヒステリ
シス幅設定電圧Ｅｂが取り出される。ＥａとＥｂは、Ｚ
Ｄのッェナ−電圧をＥ２Ｄとする「レーミｌご蔓ごＥ２
。ｌの範囲では、Ｒ７３
【１１Ｅａ＝Ｒ席可雨どＲ７４
‘２１Ｅｂ＝Ｒ両刀馬どとなり、Ｅａ，Ｅ
ｂは偏差ごに比例し、ｌど ｌ＞ＩＲ７，十Ｒ７２Ｅ２
。

ーの範囲では・Ｒ７２ Ｅａ＝鷺Ｅ２０ （３’ Ｅｂ＝鷺Ｅ２Ｄ ｔ４） となり、Ｅａ， Ｅｂは一定となる。

このように構成した本発明調節計の動作を以下に説明す
る。

いま測定信号Ｅｍと設定信号Ｅｓとの間に制御偏差ご（
ただしどく０とする）が生ずると、アナログ調節計ＡＣ
が出力Ｅｃを生ずる。この出力Ｅｃが亀々ポジショナＰ
Ｏの加算器ＡＤに加わり、加算器出力Ｂｄが比較器ＣＯ
Ｍ−１の上限域値日を越すとＣＯＭ−１がオンとなり、
それに続くリレーＲＹ，が動作し操作部ＣＶの電動弁を
動かすとともに、正のステップ電圧＋Ｅｐが発生し電動
弁の関度に対応する帰還電圧Ｅｆが指数関数的に増大す
る。ＥｆはＡＣの出力Ｅｃと差動的に加算器ＡＤに加え
られているので、加算器出力Ｅｄは減少しその結果Ｅｄ
が下限城値Ｌに達するとＣＯＭ−１がオフとなり、それ
に続くリレーＲＹ，も開放され電動弁は停止し、正のス
テップ電圧十Ｅｐもなくなり帰還電圧Ｅｆの増大も止る
。その後アナログ調節計出力ＥｃがＡＣの積分動作によ
り増大し、加算器出力ＥｄがＣＯＭ−１の上限値日を越
えると、ＣＯＭ−１が再びオンとなり電動弁が動き、帰
還電圧Ｅｆも増大する。このようにして制御偏差ごが小
さくなるように操作部ＣＶの電動弁がオンオフ駆動され
、第２図に示すようにＰＩ動作を行う。第２図において
、イは加算器ＡＤの出力Ｅｄの状態、口はリレーＲＹ，
のオンオフの状態、ハは電動弁の開度の変化を示す線図
であり、時間ＬＩこよる出力が比例Ｐ動作を与え、ｔ２
十Ｗこよる出力が積分１動作を与える。そして積分動作
において、パルス幅信号のオフ時間ｔ２とオン時間ｔ３
はそれぞれ次式で与えられる。

・＝ｃ，Ｒ，憲 ■ ヒ＝Ｃ。

Ｒ。昔 ‘６）ただし、農》等毒 一方ヒステリシス幅設定電圧Ｅａ偏差ごがＺＤを含むリ
ミッタの範囲内（ご≦三青書三Ｅ２Ｄ）においては■式
に示す如く偏差ごに比例しているので、にＣ，Ｒ，長
のら＝Ｃ。

Ｒ。母１ご ■比し、ｋ・＝電器； となり、りま一定で、ｔ３は偏差に比例する。

なお偏差がど＞三青書２Ｅ２Ｄの範囲においてはＥａが
一定であるため、らが偏差に反比例し、ｔ３が一定とな
る。また偏差が正の場合でも、ごミ三青書三Ｅ２ｏの範
囲では積分動作は偏差ごに比例する。したがって可変抵
抗Ｋ７２を調整することにより、積分動作におけるパル
ス幅を第３図に示す特性に加減できる。すなわち、制御
特性をより細く、つまりアナログ調節計の特性を近くご
せたし、ときはＲ７２を大きくする。また操作端ＣＶを
ひんぱんに動かしたくないときはＲ７２を小さくして、
制御特性をあらくすればよい。なお、Ｒ花を可変にする
代りにＲ７，を可変にすれば第４図に示す特性となり、
Ｒ７，，Ｒ７２固定でＲ７３，Ｒ７４を可変にすれば第
５図に示す特性となる。また、偏差が大きくｌごｌ＞三
青書ヱＥ２Ｄの範囲ではヒステリシス幅を−定にしてい
るため、ステップ偏差が生じたときただちに比例動作の
出力がある。偏差どの最大値を制限しないと、比例帯大
で偏差が大きい場合には比例動作の出力がただちにでな
い不都合がある。なお、シヱナーダィオードＤＺの代り
に第６図に示す可変リミッ夕回路を用いると第７図に示
す特性となる。なお上述では、ステップ電圧Ｅｐを一次
遅れ回路を介して加算器ＡＤに加える場合を例示したが
、第８図に示すように、出力パルスに同期して生ずるス
テルプ電圧Ｅｐを可変抵抗ＲＤを介してＰＩ動作のアナ
ログ調節計ＡＣの積分回路の入力に与え、アナログ調節
計ＡＣにＥｃ−Ｅｆなる電圧を得るようにしてもよい。

この実施例によれば、前記積分回路が加算器および一次
遅れ回路としても用いられ、加算器ＡＤとコンデンサＣ
ｏが不用になり、全体構成を簡単にできる利点がある。
また第８図においては手動操作と自動操作をバンプレス
に切換えることができる。すなわち、手動操作時にはＡ
／Ｍ切換スイッチＳ＾Ｍを手動側Ｍに切換え、かつ手動
操作スイッチＭＳ，，ＭＳ２を操作して出力パルスを調
節する。このときＳ＾Ｍにより積分回路のコンデンサＣ
，に充電されていた電荷を放電させるとともに、コンデ
ンサＣＭと抵抗Ｒ，の並列回路を積分回路から切離し基
準点に接続するようにして、積分回路の入出力を零に保
つように構成されている。したがって、手動操作から自
動操作へ切換えたとき、制御偏差の大きさに関係なく比
較器ＣＯＭ−１，ＣＯＭ−２は共にオフになり、バンプ
レス切換ができる。以上説明したように本発明において
は、制御偏差の絶対値が小さに場合に比較器のヒステリ
シス幅を制御偏差に比例させることによって、積分動作
における出力のパルス幅を偏差に比例させ、かつその比
例係数を可変抵抗により調整可能に構成しているので、
制御特性のあらさ細かさを任意に調整できる新規なＰＩ
動作のパルス幅調節計が得られる。

【図面の簡単な説明】

第１図は本発明調節計の一実施例を示す接続図、第２図
〜第５図はその動作説明図、第６図は本発明に用いるリ
ミッタの他の例を示す接続図、第７図はその動作説明図
、第８図は本発明調節計の他の実施例を示す接続図であ
る。 ＡＣ・・・・・・ＰＩ動作のアナログ調節計、Ｐ０・・
・・・・更々ポジショナ、ＣＶ・…・・操作部、ＨＢ…
・・・ヒステリシス幅設定回路。 〆／図 〆Ｊ図 久４図 〆 Ｚ 図 〆ｊ図 久７図 〆３図 〆８図

Claims (1)

【特許請求の範囲】
1. １ 制御偏差に比例する信号に応答し比例動作出力と積
   分動作出力とを加算した出力信号を発生するアナログ調
   節計と、操作部の電動弁の開度に対応した帰還信号を前
   記アナログ調節計の出力に差動的に加算する手段と、ヒ
   ステリシス特性を有する比較器を含みアナログ調節計出
   力と帰還信号の差に応じて電動弁の開度を制御するため
   のパルス幅出力を生ずる手段と、一定電圧を前記比較器
   の出力に応じてオンオフして得たステツプ電圧を一次遅
   れ回路を介して取り出し前記電動弁の開度に対応した帰
   還信号を発生する手段とを具備するＰＩ動作のパルス幅
   調整計において、前記比較器のヒステリシス幅を制御偏
   差の絶対値が一定以下のとき制御偏差に比例させ、その
   比例係数を可変抵抗により設定する手段を設けたことを
   特徴とするパルス幅調節計。