JPS6032496A - ハイブリツド回路 - Google Patents
ハイブリツド回路Info
- Publication number
- JPS6032496A JPS6032496A JP14060983A JP14060983A JPS6032496A JP S6032496 A JPS6032496 A JP S6032496A JP 14060983 A JP14060983 A JP 14060983A JP 14060983 A JP14060983 A JP 14060983A JP S6032496 A JPS6032496 A JP S6032496A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- circuit
- terminal device
- line
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/03—Hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、２線４線変換を行うハイブリッド回路に関す
るものである。
るものである。
従来技術と問題点
電話機等の端末装置と交換機との接続の為に、２線４線
変換を行うハイブリッド回路が用いられている。このよ
うなハイブリッド回路は、半導体集ｆｆｆｉＪ回路によ
り構成されて小型化されており、端末装置への給電（Ｂ
）機能、６Ｉｉｊ末装置の発呼検出等の状態監視（Ｓ）
ｔｆｆｌ能及びハイブリッド（１１）機能を備えている
ので、Ｂ Ｓ Ｉ（回路とも称されている。このように
２線４線変換と共に各種の機能を含む構成を有するもの
で、４線回線の受信回線からの信号が４線回線の送信回
、線に回り込むのを防止する構成が設けられている。即
ち端末装置側と等価な回路構成のバランス回路を設りて
、そのバランス回路に生じる信号電圧で４線回線の送信
回線に回り込んだ信号電圧を打ぢ消すようにするもので
ある。
変換を行うハイブリッド回路が用いられている。このよ
うなハイブリッド回路は、半導体集ｆｆｆｉＪ回路によ
り構成されて小型化されており、端末装置への給電（Ｂ
）機能、６Ｉｉｊ末装置の発呼検出等の状態監視（Ｓ）
ｔｆｆｌ能及びハイブリッド（１１）機能を備えている
ので、Ｂ Ｓ Ｉ（回路とも称されている。このように
２線４線変換と共に各種の機能を含む構成を有するもの
で、４線回線の受信回線からの信号が４線回線の送信回
、線に回り込むのを防止する構成が設けられている。即
ち端末装置側と等価な回路構成のバランス回路を設りて
、そのバランス回路に生じる信号電圧で４線回線の送信
回線に回り込んだ信号電圧を打ぢ消すようにするもので
ある。
端末装置側の静電容量は、２μＦ程度であるから、バラ
ンス回路にも２μＦのコンデンサを接続することになり
、静電容量が比較的大きいので、大型化となる欠点があ
った。
ンス回路にも２μＦのコンデンサを接続することになり
、静電容量が比較的大きいので、大型化となる欠点があ
った。
発明の目的
本発明は、バランス回路を構成するコンデンサの静電容
量を小さくして、小型化を図ることを目的とするもので
ある。
量を小さくして、小型化を図ることを目的とするもので
ある。
発明の構成
本発明は、４線回線の受信回線に入力端子が接続された
第１の演算増幅器と、４線回線の送信回線に出力端子が
接続された第２の演算増幅器と、前記第１の演算増幅器
の出力端子に接続され且つ２線回線に接続された端末装
置への給電を行う演算増幅器の負帰還及び正帰還回路と
同一の回路構成を有する第３の演算増幅器と、該第３の
演算増幅器の出力端子に接続され前記端末装置側と等価
な回路構成を有するバランス回路と、該バランス回路の
出力信号が人力されて前記端末装置側を経由した回り込
み信号成分を打ち消す為の信号を出力してｎｊ記第２の
演算増幅器に加える第４の演算増幅器とを備え、前記α
１！１末装置への給電を行う演算増幅器の回路構成に於
ける抵抗に対して前記第３の演算増幅器の回路構成に於
ジノる抵抗をｎ倍の抵抗値とし、前記バランス回路の静
電容量を前記端末装置側の静電容量の１／ｎとしたこと
を特徴とするものであり、以下実ｈｓ ｕｉ＋について
詳細に説明する。
第１の演算増幅器と、４線回線の送信回線に出力端子が
接続された第２の演算増幅器と、前記第１の演算増幅器
の出力端子に接続され且つ２線回線に接続された端末装
置への給電を行う演算増幅器の負帰還及び正帰還回路と
同一の回路構成を有する第３の演算増幅器と、該第３の
演算増幅器の出力端子に接続され前記端末装置側と等価
な回路構成を有するバランス回路と、該バランス回路の
出力信号が人力されて前記端末装置側を経由した回り込
み信号成分を打ち消す為の信号を出力してｎｊ記第２の
演算増幅器に加える第４の演算増幅器とを備え、前記α
１！１末装置への給電を行う演算増幅器の回路構成に於
ける抵抗に対して前記第３の演算増幅器の回路構成に於
ジノる抵抗をｎ倍の抵抗値とし、前記バランス回路の静
電容量を前記端末装置側の静電容量の１／ｎとしたこと
を特徴とするものであり、以下実ｈｓ ｕｉ＋について
詳細に説明する。
発明の実施例
第１図は本発明の実施例の要部回路図であり、ＤＦＡは
差動増幅器、ＯＰＩ〜ＯＰ８は演算増幅器、Ｒ１＝Ｒ３
５，’Ｒｚは抵抗、ＺＮは端末装置側のインピーダンス
、Ｚはバランス回路、Ｃ１は端末装置側の静電容量、Ｌ
ＰＦはローパスフィルタ、ｌ（Ｐ Ｆはバイパスフィル
タ、Ａ Ｉ）は加算回路、２Ｗは２線回線、４ＷＲは４
線回線の受信回線、４ＷＳば４線回線の送信回線、Ｂは
基準電圧である。なお端末装置の発呼検出等の監視機能
の回路構成は図示を省略している。演算増幅器ＯＰ１、
Ｏ２０ば２線回線２Ｗに接続された端末装置側への給電
を行うものであり、抵抗Ｒ２，Ｒ１２は負１ポ還用の抵
抗、又抵抗Ｒ４，Ｒ１４は正帰還用の抵抗であって、例
えば、Ｒ２，Ｒ１２，Ｒ５゜Ｉ７１５＝４にΩ、Ｒ３，
Ｒ１３＝５．０Ω、Ｒ４゜Ｒ１４＝１００Ω、Ｒ６，Ｒ
７＝２０にΩ、Ｒ１、Ｒ１１＝２０にΩとするものであ
る。又演算増’ｌ’！Ｍ器ＯＰ３は２線回線２Ｗの同相
成分抑圧用のもので、基準電圧ＢとＩＬＸ；抗Ｒ１６，
Ｒ１７の接続点の電圧との差の電圧を、抵抗Ｒ６，Ｒ７
を介して演算増幅器ＯＰ１．ＯＰ２へ負帰還するもので
ある。
差動増幅器、ＯＰＩ〜ＯＰ８は演算増幅器、Ｒ１＝Ｒ３
５，’Ｒｚは抵抗、ＺＮは端末装置側のインピーダンス
、Ｚはバランス回路、Ｃ１は端末装置側の静電容量、Ｌ
ＰＦはローパスフィルタ、ｌ（Ｐ Ｆはバイパスフィル
タ、Ａ Ｉ）は加算回路、２Ｗは２線回線、４ＷＲは４
線回線の受信回線、４ＷＳば４線回線の送信回線、Ｂは
基準電圧である。なお端末装置の発呼検出等の監視機能
の回路構成は図示を省略している。演算増幅器ＯＰ１、
Ｏ２０ば２線回線２Ｗに接続された端末装置側への給電
を行うものであり、抵抗Ｒ２，Ｒ１２は負１ポ還用の抵
抗、又抵抗Ｒ４，Ｒ１４は正帰還用の抵抗であって、例
えば、Ｒ２，Ｒ１２，Ｒ５゜Ｉ７１５＝４にΩ、Ｒ３，
Ｒ１３＝５．０Ω、Ｒ４゜Ｒ１４＝１００Ω、Ｒ６，Ｒ
７＝２０にΩ、Ｒ１、Ｒ１１＝２０にΩとするものであ
る。又演算増’ｌ’！Ｍ器ＯＰ３は２線回線２Ｗの同相
成分抑圧用のもので、基準電圧ＢとＩＬＸ；抗Ｒ１６，
Ｒ１７の接続点の電圧との差の電圧を、抵抗Ｒ６，Ｒ７
を介して演算増幅器ＯＰ１．ＯＰ２へ負帰還するもので
ある。
４線回線の受信回線４ＷＲからの信号は、第１の演算増
幅器ＯＰ５の一入力端子に抵抗ＲＬ ８を介して人力さ
れ、演算増幅器ＯＰ５の出力信号は加算回路ＡＤを介し
て差動増幅器ＤＦＡに入力され、又演算増幅器ＯＰ５の
出力信号は抵抗Ｒ２１を介して第３の演算増幅器ＯＰ７
の十入力端子に入力される。差動増幅器ＤＦＡは、極性
が相互に反転された信号を出力し、給電機能回路を構成
する演算増幅器ＯＰＩ、ＯＰ２の十入力端子に抵抗Ｒ１
，Ｒ１１を介して入力するものである。従って受信回線
４ＷＲからの信号は、２線回線２Ｗに演算増幅器ＯＰＩ
、ＯＰ２を介して送出され、電話機等の端末装置へ送出
される。
幅器ＯＰ５の一入力端子に抵抗ＲＬ ８を介して人力さ
れ、演算増幅器ＯＰ５の出力信号は加算回路ＡＤを介し
て差動増幅器ＤＦＡに入力され、又演算増幅器ＯＰ５の
出力信号は抵抗Ｒ２１を介して第３の演算増幅器ＯＰ７
の十入力端子に入力される。差動増幅器ＤＦＡは、極性
が相互に反転された信号を出力し、給電機能回路を構成
する演算増幅器ＯＰＩ、ＯＰ２の十入力端子に抵抗Ｒ１
，Ｒ１１を介して入力するものである。従って受信回線
４ＷＲからの信号は、２線回線２Ｗに演算増幅器ＯＰＩ
、ＯＰ２を介して送出され、電話機等の端末装置へ送出
される。
２線回線２Ｗからの信号は、演算−幅器ＯＰ４に抵抗Ｒ
２７，Ｒ２Ｏを介して入力され、ローパスフィルＬＰＦ
により直流分が加算回路ＡＤに加えられ、バイパスフィ
ルタＩＩ Ｐ Ｆにより交流分が加算回路ＡＤ及び第２
の演算増幅器ＯＰ６の一入力端子に抵抗Ｒ３４を介して
人力される。この演算増幅器ＯＰ６の出力が４線回線の
送信回線４ＷＳに送出される。又ローパスフィルタＬＰ
Ｆ及びバイパスフィルタＨＰＦからの直流分及び交流分
のレヘルに対応して給電機能回路からの供給電流が制御
される。
２７，Ｒ２Ｏを介して入力され、ローパスフィルＬＰＦ
により直流分が加算回路ＡＤに加えられ、バイパスフィ
ルタＩＩ Ｐ Ｆにより交流分が加算回路ＡＤ及び第２
の演算増幅器ＯＰ６の一入力端子に抵抗Ｒ３４を介して
人力される。この演算増幅器ＯＰ６の出力が４線回線の
送信回線４ＷＳに送出される。又ローパスフィルタＬＰ
Ｆ及びバイパスフィルタＨＰＦからの直流分及び交流分
のレヘルに対応して給電機能回路からの供給電流が制御
される。
又演算増幅器ＯＰ７の出力信号はバランス回路Ｚに加え
られ、そのバランス回路Ｚの出力は、抵抗Ｒ３１を介し
て第４の演算増幅器ＯＰ８の一入力端子に加えられる。
られ、そのバランス回路Ｚの出力は、抵抗Ｒ３１を介し
て第４の演算増幅器ＯＰ８の一入力端子に加えられる。
そして、演算増幅器ＯＰ８の出力は抵抗Ｒ３３を介して
第２の演算増幅器ＯＰ６の一入力端子に加えられる。そ
れにより、端末装置側を経由した回り込み信号成分が打
ち消されることになる。
第２の演算増幅器ＯＰ６の一入力端子に加えられる。そ
れにより、端末装置側を経由した回り込み信号成分が打
ち消されることになる。
又演算増幅器ＯＰ７に接続される抵抗Ｒ２１〜Ｒ２５は
、給電機能の回路の抵抗Ｒ１−Ｒ５或いは抵抗Ｒ１１〜
Ｒ１５に対応し、抵抗Ｒ３Ｌは抵抗Ｒ２７或いば抵抗Ｒ
２Ｂに対応するものであって、従来は、それぞれ対応す
る抵抗の値は同じものであり、それによりバランス回路
Ｚの静電容量も端末装置側の静電容量Ｃ１と同じ値が用
いられていた。
、給電機能の回路の抵抗Ｒ１−Ｒ５或いは抵抗Ｒ１１〜
Ｒ１５に対応し、抵抗Ｒ３Ｌは抵抗Ｒ２７或いば抵抗Ｒ
２Ｂに対応するものであって、従来は、それぞれ対応す
る抵抗の値は同じものであり、それによりバランス回路
Ｚの静電容量も端末装置側の静電容量Ｃ１と同じ値が用
いられていた。
本発明に於いては、伝達特性を同しくしたままで、バラ
ンス回路Ｚの静電容量を小さくするものであり、その為
に、抵抗Ｒ２１〜Ｒ２５，Ｒ３１を、給電機能の回路の
抵抗Ｒ１〜Ｒ５（Ｒ１１〜Ｒ１５）に対してｎ倍とし、
バランス回路Ｚの静電容■を１／ｎとするものである。
ンス回路Ｚの静電容量を小さくするものであり、その為
に、抵抗Ｒ２１〜Ｒ２５，Ｒ３１を、給電機能の回路の
抵抗Ｒ１〜Ｒ５（Ｒ１１〜Ｒ１５）に対してｎ倍とし、
バランス回路Ｚの静電容■を１／ｎとするものである。
その場合、演算増幅器ＯＰ７の十入力端子に接続された
抵抗Ｒ２１及び第４の演算増幅器ＯＰ８の一入力端子に
接続された抵抗Ｒ３１の値が大きくなり過ぎることがな
いようにｎの値が選定される。
抵抗Ｒ２１及び第４の演算増幅器ＯＰ８の一入力端子に
接続された抵抗Ｒ３１の値が大きくなり過ぎることがな
いようにｎの値が選定される。
又抵抗Ｒ２１〜Ｒ２５，Ｒ３１を総てｎ倍とＪる代わり
に゛、演算増１旧器ＯＰ７の出力端子に接続された抵抗
Ｒ２３のめをｎ倍の値とし、バランス回路Ｚの静電容量
を１／ｎ倍とすることもできるものである。この場合、
抵抗Ｒ２１，Ｒ３１の値が極端に大きくなるようなこと
がなくなるので、演算増幅器ＯＰ８の出力による回り込
みの信号成分の打ぢ消しを安定に行わ・ヒるごとができ
る。
に゛、演算増１旧器ＯＰ７の出力端子に接続された抵抗
Ｒ２３のめをｎ倍の値とし、バランス回路Ｚの静電容量
を１／ｎ倍とすることもできるものである。この場合、
抵抗Ｒ２１，Ｒ３１の値が極端に大きくなるようなこと
がなくなるので、演算増幅器ＯＰ８の出力による回り込
みの信号成分の打ぢ消しを安定に行わ・ヒるごとができ
る。
バランス回路Ｚは例えば第２図に示すように、抵抗Ｒ４
０，Ｒ４１及びコンデンサＣ２とから構成されており、
端子間は直流的は６００Ωとなるように抵抗Ｒ４０，Ｒ
４，１の抵抗値が選定され、コンデンサＣ２は、端末装
置側の静電容１ｃｉの１／ｎに選定されるものである。
０，Ｒ４１及びコンデンサＣ２とから構成されており、
端子間は直流的は６００Ωとなるように抵抗Ｒ４０，Ｒ
４，１の抵抗値が選定され、コンデンサＣ２は、端末装
置側の静電容１ｃｉの１／ｎに選定されるものである。
従って、静電容ＩＣＩが２μＦの場合、バランス回路Ｚ
のコンデンサＣ２の静電容量は（２／ ｎ ）μＦとな
り、小型化することができる。
のコンデンサＣ２の静電容量は（２／ ｎ ）μＦとな
り、小型化することができる。
前述のように、受信回線４Ｖ／Ｒからの信吋が、／１ｉ
ｉＷ、増幅器ＯＰ５．差動増幅器ＤＦＡ、演算増幅器Ｏ
Ｐ１を介して、２線回線２Ｗに送出され、その信号が端
末装置側を経由し、演算増幅器ＯＰ４、バイパスフィル
タＩ−Ｉ Ｐ Ｆ 、演算増幅器ＯＰ６を介して送信回
線４ＷＳに回り込み、通話内容が不明確になることを、
演算増幅器ＯＰ８の出力で打ら消ずことができる。そし
て端末装置側と等価な回路のバランス回路Ｚを構成する
コンデンサの静電容量を小さくすることができる。
ｉＷ、増幅器ＯＰ５．差動増幅器ＤＦＡ、演算増幅器Ｏ
Ｐ１を介して、２線回線２Ｗに送出され、その信号が端
末装置側を経由し、演算増幅器ＯＰ４、バイパスフィル
タＩ−Ｉ Ｐ Ｆ 、演算増幅器ＯＰ６を介して送信回
線４ＷＳに回り込み、通話内容が不明確になることを、
演算増幅器ＯＰ８の出力で打ら消ずことができる。そし
て端末装置側と等価な回路のバランス回路Ｚを構成する
コンデンサの静電容量を小さくすることができる。
発明の効果
以」二説明したように、本発明は、４線回線の受信回線
４ＷＲに入力端子を接続した第１の演算増幅器ＯＰ５と
、４線回線の送信回線４ＷＳに出力、ｌ、Ｎ４子を接続
した第２の演算増幅器ＯＰ６と、前記第１の演算増幅器
ＯＰ５の出力端子に接続し２線回線２Ｗに接続された端
末装置への給電を行う演算増幅器ＯＰＩ、ＯＰ２の負帰
還及び正帰還回路と同一の回路構成を有する第３の演算
増幅器ＯＰ７と、該第３の演算増１１’ｉａ器ＯＰ７の
出力端子に接続し前記端末装置側と等価な回路構成を有
するバランス回路Ｚと、該バランス回路Ｚの出力を前記
第２の演算増幅器ＯＰ６の入力端子に加えて端末装置側
を経由した回り込み信号成分を打ぢ消ず為の第４の演算
増幅器ＯＰ８とを備え、前記端末装置への給電を行う演
算増幅器ＯＰ１．０１）２の回路構成に於ける抵抗Ｒ１
−Ｒ５，Ｒ１１〜Ｒ１５に対して、前記第３の演算増幅
器○Ｐ７の回路構成に於ける抵抗Ｒ２１〜Ｒ２５の値を
ｎ倍とし、前記バランス回路Ｚの静電容量を１ ／ ｎ
としたもものであり、バランス回路Ｚの静電容量を小さ
くすることができるので、小型化を図ることができる利
点がある。
４ＷＲに入力端子を接続した第１の演算増幅器ＯＰ５と
、４線回線の送信回線４ＷＳに出力、ｌ、Ｎ４子を接続
した第２の演算増幅器ＯＰ６と、前記第１の演算増幅器
ＯＰ５の出力端子に接続し２線回線２Ｗに接続された端
末装置への給電を行う演算増幅器ＯＰＩ、ＯＰ２の負帰
還及び正帰還回路と同一の回路構成を有する第３の演算
増幅器ＯＰ７と、該第３の演算増１１’ｉａ器ＯＰ７の
出力端子に接続し前記端末装置側と等価な回路構成を有
するバランス回路Ｚと、該バランス回路Ｚの出力を前記
第２の演算増幅器ＯＰ６の入力端子に加えて端末装置側
を経由した回り込み信号成分を打ぢ消ず為の第４の演算
増幅器ＯＰ８とを備え、前記端末装置への給電を行う演
算増幅器ＯＰ１．０１）２の回路構成に於ける抵抗Ｒ１
−Ｒ５，Ｒ１１〜Ｒ１５に対して、前記第３の演算増幅
器○Ｐ７の回路構成に於ける抵抗Ｒ２１〜Ｒ２５の値を
ｎ倍とし、前記バランス回路Ｚの静電容量を１ ／ ｎ
としたもものであり、バランス回路Ｚの静電容量を小さ
くすることができるので、小型化を図ることができる利
点がある。
第１図は本発明の実施例の要部回路図、第２図はバラン
ス回路の一例の回路図である。 ＤＦＡは差動増幅器、ＯＰＩ〜ＯＰ８は演算増幅器、Ｒ
１−Ｒ３５，Ｒｚば抵抗、２２は端末装置側のインピー
ダンス、Ｚはバランス回ＩＬＣＩは端末装置側の静電容
量、ＬＰＦはローパスフィルタ、ＨＰ Ｆはバイパスフ
ィルタ、ＡＤは加算回路、２Ｗば２１Ｍ回線、４ＷＲは
４線回線の受（言回線、４ｗｓは４線回線の送信回線、
Ｂ４１基準電１王である。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 外１名
ス回路の一例の回路図である。 ＤＦＡは差動増幅器、ＯＰＩ〜ＯＰ８は演算増幅器、Ｒ
１−Ｒ３５，Ｒｚば抵抗、２２は端末装置側のインピー
ダンス、Ｚはバランス回ＩＬＣＩは端末装置側の静電容
量、ＬＰＦはローパスフィルタ、ＨＰ Ｆはバイパスフ
ィルタ、ＡＤは加算回路、２Ｗば２１Ｍ回線、４ＷＲは
４線回線の受（言回線、４ｗｓは４線回線の送信回線、
Ｂ４１基準電１王である。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 外１名
Claims (1)
- ４線回線の受信回線に入力端子が接続された第１の演算
増幅器と、４線回線の送信回線に出力端子が接続された
第２の演算増幅器と、前記第１の演算増幅器の出力端子
に接続され且つ２線回線に接続された端末装置への給電
を行う演算増幅器の負帰還及び正帰還回路と同一の回路
構成を有する第３の／ｉｔｉ算増幅器と、該第３の演算
増幅器の出力端子に接続され前記端末装置側と等価な回
路構成を有するバランス回路と、該バランス回路の出力
信号が入力されて前記端末装置側を経由した回り込め信
号成分を打ち消す為の信号を出力し゛ζ前記第２の演算
増幅器に加える第４の演算増幅器とを備え、前記端末装
置への給電を行う演算増幅器の回路構成に於ける抵抗に
対して前記第３の演算増幅器の回路構成に於りる抵抗を
ｎ倍の抵抗値とし、前記バランス回路の静電容量を前記
端末装置側の静電容量の１／ｎとしたことを特徴とする
ハイブリッド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14060983A JPS6032496A (ja) | 1983-08-02 | 1983-08-02 | ハイブリツド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14060983A JPS6032496A (ja) | 1983-08-02 | 1983-08-02 | ハイブリツド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6032496A true JPS6032496A (ja) | 1985-02-19 |
Family
ID=15272684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14060983A Pending JPS6032496A (ja) | 1983-08-02 | 1983-08-02 | ハイブリツド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032496A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07322309A (ja) * | 1994-05-26 | 1995-12-08 | Nec Corp | ２線４線変換回路 |
| US5602912A (en) * | 1994-05-16 | 1997-02-11 | Silicon Systems, Inc. | Telephone hybrid circuit |
-
1983
- 1983-08-02 JP JP14060983A patent/JPS6032496A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602912A (en) * | 1994-05-16 | 1997-02-11 | Silicon Systems, Inc. | Telephone hybrid circuit |
| JPH07322309A (ja) * | 1994-05-26 | 1995-12-08 | Nec Corp | ２線４線変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0046588A1 (en) | Method of and circuit arrangement for supplying current to a two-wire telecommunications line | |
| JP2645022B2 (ja) | 加入者回路 | |
| US4503289A (en) | Line circuit with flux compensation and active impedance termination | |
| US4982422A (en) | Terminating circuit in a battery feed circuit of an electronic exchange system | |
| JPH0671343B2 (ja) | ２線式伝送路中の縦及び横方向電流測定回路 | |
| EP0247118A1 (en) | INTERFACE CIRCUIT. | |
| JPH1188114A (ja) | ローパスフィルタ | |
| US4034166A (en) | Transmission networks for telephone system | |
| JP2912388B2 (ja) | 加入者回路 | |
| EP0056810A1 (en) | Loop sensing circuit for use with a subscriber loop interface circuit | |
| JPS6257304A (ja) | 低雑音音響周波数源のための回路装置 | |
| JP2687656B2 (ja) | 加入者線回路 | |
| JPS632187B2 (ja) | ||
| JPS6010961A (ja) | 直流電源回路 | |
| JPS59115666A (ja) | 電話回線への直流供給装置 | |
| JPS5869132A (ja) | 電子化ハイブリツド回路 | |
| JPS6147450B2 (ja) | ||
| JPS61142852A (ja) | 給電回路 | |
| JP2646669B2 (ja) | 電子式ハイブリッド回路 | |
| JPH08307206A (ja) | 複数入力フィルタ回路 | |
| JPS6324348B2 (ja) | ||
| JPH07273693A (ja) | 外乱ノイズ低減回路配置及び装置 | |
| JPS59103432A (ja) | 回線接続装置 | |
| JPS6231543B2 (ja) | ||
| JPS62155692A (ja) | 加入者回路 |