JPS6032769Y2 - 半導体素子 - Google Patents

Description

【考案の詳細な説明】 本考案は、半導体チップの電極とステムのリード端子と
をワイヤボンディングして成る半導体素子に関する。

この種の半導体素子における半導体チップとステムのリ
ード端子とのワイヤボンディングには、リード端子先端
を金又は銀メッキしておくことが必要である。

この場合、リード端子の先端のみを部分的にメッキする
ことは、特別な治具を要し、且つ、手間がかかるため、
従来は、リード端子を有するステム全体を金又は銀メッ
キしている。

ところが、金、銀等の貴金属は、高価であり、特に、近
年は高騰しているため、半導体素子の価格を上昇させる
大きな要因となっている。

本考案は、斬かる問題点を解決すべくなされたもので、
リード端子接続用の導体層を有し且つ該導体層の全部又
は一部にボンディング可能領域を形成して戊るプリント
基板を介して半導体チップとリード端子とを接続するよ
うに構成して、簡単な構造により金等の貴金属の使用量
を減少し、安価に製造し得る半導体素子を提供すること
を目的とする。

即ち、本考案はリード端子を有するステム上に半導体チ
ップを載置固定し、該半導体チップの電極の少なくとも
一つをリード端子とワイヤボンディングして威る半導体
素子において、リード端子接続用の導体層を有し且つ該
導体層の全部又は一部にボンディング可能領域を形成し
て成るプリント基板を、上記ステム上に載置測定すると
共に、該プリント基板上に半導体チップを固着して戊り
、上記リード端子と導体層とを接続し、且つ、上記ボン
ディング可能領域と半導体チップの電極とをワイヤボン
ディングして成るものである。

以下、本考案を図面に示す実施例に基づいて説明する。

第１図は本考案の一実施例を示す平面図、第２図は上記
第１図のＡ−Ａ断面図である。

これらの図において本考案半導体素子は、リード端子２
を有するステム１と、該ステム１上に載置されるプリン
ト基板３と、該プリント基板３上に載置される半導体チ
ップ７とから構成される。

上記ステム１は、金属製の基台１ａに絶縁層１ｂを介し
てリード端子２を取付けて威り、半導体チップ７を取付
は後、図示しない金属キャップ等を固着して半導体チッ
プを封止し、半導体素子を構成する。

上記プリント基板３は、例えばガラスエポキシ樹脂等の
絶縁板上に、周知の手段により、銅等から成る導体層４
を設けたもので、半導体チップ７とリード端子２との接
続を行なうためのものである。

その形状は、第１図及び第２図に示す実施例では、基台
１ａと同様の円板状であるが、これに限らず、基台１ａ
内に収まるものであれば、矩形その他の形状であっても
よい。

又、外形の大きさは、基台１ａにより制限される。

更に、厚さは、ステム１に取付けられる金属キャップの
高さの関係上、できるだけ薄いものが望ましく、例えば
１閣以下とする。

導体層４は、周知の手段によりプリント基板３上に所定
パターンにて形成され、接続すべきリード端子２毎に設
けられるリード端子接続部４ａと、半導体チップ７の裏
面と直接接続するためのチップ接続部４ｂとから成る。

そして、リード端子接続部４ａには、後述する半導体チ
ップ７の電極７ａとワイヤボンディングするためのボン
ディング可能領域５が設けられている。

なお、導体層４は、半導体チップ７がその裏面に電極が
ない場合には、例えば第３図に示すように、リード端子
接続部４ａのみにて構成することができる。

このボンディング可能領域５は、金、銀等のワイヤボン
ディング可能な金属を導体層４の一部にメッキすること
により構成される。

メッキの厚さは、金の場合は０．５μ九程度、銀の場合
はこれより厚く数μ肌程度形成される。

このボンディング可能領域５の形成範囲は、第３図及び
第４図に示すように、リード端子接続部４ａの全部であ
ってもよい。

この場合、チップ接続部４ａについては、その形成を省
略することができる。

このプリント基板３とリード端子２との接続は、プリン
ト基板３をステム基台１ａ上に載置し、この際プリント
基板３の貫通孔３ａを挿通してプリント基板３上に突出
したリード端子２の先端を、加締め、折曲等により、リ
ード端子接続部４ａ上に圧接せしめて行なう。

又は、接続は、導電塗料によって行なうこともできる。

なお、リード端子２の先端は、上記貫通孔３ａの他、切
欠、プリント基板外周等から突出させてもよい。

上記半導体チップ７は、シリコン、ゲルマニウム、ガリ
ウム砒素燐等から戊り、ダイオード、トランジスタ等を
構成している。

この半導体チップ７は、上記導体層４のチップ接続部４
ｂ上に導電塗料等により載置固着され、該チップ接続部
４ｂを介してリード端子２と接続される。

又、その上面に設けられた電極７ａと上記ボンディング
可能領域５とが、金、アルミニウム等の極細金属線６に
てワイヤボンディングされる。

なお、この実施例では、半導体チップ７の一つの電極を
チップ接続部４ｂを介してリード端子に接続しているが
、第３図及び第４図に示すように、すべての電極をワイ
ヤボンディングとすることもできる。

以上説明したように、本考案は、リード端子接続用の導
体層を有し且つ該導体層の全部又は一部にボンディング
可能領域を形成して成るプリント基板を介して半導体チ
ップとリード端子とを接続するよう構成することにより
、高価な金、銀をメッキすべき部分を減少してこれらの
使用量を大幅に削減でき、しかも、プリント基板の導体
層にメッキするため、容易に部分メッキができ、手間が
かからず、これによる価格上昇を最小限に抑えることが
できる効果がある。

【図面の簡単な説明】

第１図は本考案半導体素子の一実施例を示す平面図、第
２図は上記第１図のＡ−Ａ断面図、第３図は本考案に使
用するプリント基板の他の態様を示す平面図、第４図は
上記プリント基板の断面図である。 １・・・・・・ステム、２・・・・・・リード端子、３
・・・・・・プリント基板、４・・・・・・導体層、５
・・・・・・ボンディング可能領域、６・・・・・・極
細金属線、７・・・・・・半導体チップ。

Claims (1)

【実用新案登録請求の範囲】
1. リード端子を有するステム上に半導体チップを載置し、
   該半導体チップの電極の少なくとも一つをリード端子と
   ワイヤボンディングして成る半導体素子において、リー
   ド端子接続用の導体層を有し且つ該導体層の全部又は一
   部にボンディング可能領域を形成して成るプリント基板
   を上記ステム上に載置固定すると共に、該プリント基板
   上に半導体チップを固着して戊り、上記リード端子と導
   体層とを接続し、且つ、上記ボンディング可能領域と半
   導体チップの電極とをワイヤボンディングして成ること
   を特徴とする半導体素子。