JPH0750726B2 - 半導体チップの実装体 - Google Patents
半導体チップの実装体Info
- Publication number
- JPH0750726B2 JPH0750726B2 JP62111022A JP11102287A JPH0750726B2 JP H0750726 B2 JPH0750726 B2 JP H0750726B2 JP 62111022 A JP62111022 A JP 62111022A JP 11102287 A JP11102287 A JP 11102287A JP H0750726 B2 JPH0750726 B2 JP H0750726B2
- Authority
- JP
- Japan
- Prior art keywords
- electrical connection
- contact
- semiconductor chip
- connection contact
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はICチップに代表される、電気マイクロ回路を基
板上の端子電極群と接続するために用いる電気的接続接
点に関するものである。
板上の端子電極群と接続するために用いる電気的接続接
点に関するものである。
従来の技術 従来、電気マイクロ回路の接点領域と回路基板上の導体
端子部との接続には、半田付けがよく利用されていた。
近年、たとえばICフラットパッケージ等の小型化と、接
続端子の増加により、接続端子間、いわゆるピッチ間隔
が次第に狭くなり従来の半田付け技術で対処することが
困難になってきた。また、最近では電卓，電子時計ある
いは液晶ディスプレイ等にあっては、裸のICチップをガ
ラス基板上の電極に直付けして実装面積の効率的使用を
図ろうとする動きがある。裸の半導体チップを半田付け
に代わり有効かつ微細な電気的接続を得る手段として、
たとえば半導体チップの入出力電極パッド上に公知のメ
ッキ技術により電気的接続接点を構成したり、特願昭61
-128653号公報に示されているように、金属ワイヤを用
い前記の入出力電極上に平坦な電気的接続接点を構成し
電気的接続接点と回路基板上の導体端子部との間に導電
性接着剤を設けて、接合することにより電気的接続を得
ようとする方法が提案されている。
端子部との接続には、半田付けがよく利用されていた。
近年、たとえばICフラットパッケージ等の小型化と、接
続端子の増加により、接続端子間、いわゆるピッチ間隔
が次第に狭くなり従来の半田付け技術で対処することが
困難になってきた。また、最近では電卓，電子時計ある
いは液晶ディスプレイ等にあっては、裸のICチップをガ
ラス基板上の電極に直付けして実装面積の効率的使用を
図ろうとする動きがある。裸の半導体チップを半田付け
に代わり有効かつ微細な電気的接続を得る手段として、
たとえば半導体チップの入出力電極パッド上に公知のメ
ッキ技術により電気的接続接点を構成したり、特願昭61
-128653号公報に示されているように、金属ワイヤを用
い前記の入出力電極上に平坦な電気的接続接点を構成し
電気的接続接点と回路基板上の導体端子部との間に導電
性接着剤を設けて、接合することにより電気的接続を得
ようとする方法が提案されている。
発明が解決しようとする問題点 しかしながら上記のような構成では半導体チップの入出
力電極パッド上に形成された電気的接続接点の上部が平
坦な台形上に構成されており電気的接続接点と回路基板
上の導体端子部との間に形成した導電性接着剤は、押圧
接着した時界面で支え押し広げられるので導電性接着剤
が前記導体端子部の外へにじみ出し、広がり易いという
問題を有していた。
力電極パッド上に形成された電気的接続接点の上部が平
坦な台形上に構成されており電気的接続接点と回路基板
上の導体端子部との間に形成した導電性接着剤は、押圧
接着した時界面で支え押し広げられるので導電性接着剤
が前記導体端子部の外へにじみ出し、広がり易いという
問題を有していた。
本発明は上記の問題点に鑑みてなされたものであり、そ
の目的とする所は、微細かつ密に形成されている電気マ
イクロ回路上の入出力電極パッドと回路基板上の導体端
子部を信頼性よく接続しようとするものである。
の目的とする所は、微細かつ密に形成されている電気マ
イクロ回路上の入出力電極パッドと回路基板上の導体端
子部を信頼性よく接続しようとするものである。
問題点を解決するための手段 上記問題点を解決するために本発明の電気的接続接点
は、基板上に設けた電極パッドの上に形成する突起状接
点であって、電極パッドに接触している第１の突起部
と、第１の突起部の上に形成され、かつ第１の突起部の
電極パッドと平行な断面積より小さな前記電極パッドと
平行な断面積を有する第２の突起部とを備えていること
を特徴とするものである。
は、基板上に設けた電極パッドの上に形成する突起状接
点であって、電極パッドに接触している第１の突起部
と、第１の突起部の上に形成され、かつ第１の突起部の
電極パッドと平行な断面積より小さな前記電極パッドと
平行な断面積を有する第２の突起部とを備えていること
を特徴とするものである。
作用 しかして本発明の上記した接点構造によれば、先端部が
小径でかつ突出した段差構成の接点領域を備えているの
で接続接点に設けた接点頂部と導体端子部とが当接し接
点底部の段差によって導電性接着剤層の厚みが規制さ
れ、導電性接着剤のにじみ，広がりがなく微細かつ密に
形成された電極間の接続を信頼性良く形成することがで
きる。
小径でかつ突出した段差構成の接点領域を備えているの
で接続接点に設けた接点頂部と導体端子部とが当接し接
点底部の段差によって導電性接着剤層の厚みが規制さ
れ、導電性接着剤のにじみ，広がりがなく微細かつ密に
形成された電極間の接続を信頼性良く形成することがで
きる。
実施例 以下本発明の一実施例の電気的接続接点について図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の第１の実施例における電気的接続接点
の構成を示す断面図、第２図は電気的接続接点を回路基
板上の導体端子部に接合した時の構成を示す断面図であ
る。
の構成を示す断面図、第２図は電気的接続接点を回路基
板上の導体端子部に接合した時の構成を示す断面図であ
る。
第１図および第２図において、１は半導体チップ、２は
入出力端子パッド、３は電気的接続接点、3aは接点底
部、3bは接点頂部、４は導電性接着剤層、５は回路基
板、６は導体端子部である。
入出力端子パッド、３は電気的接続接点、3aは接点底
部、3bは接点頂部、４は導電性接着剤層、５は回路基
板、６は導体端子部である。
以上のように構成された電気的接続接点について以下第
１図および第２図を用いて詳細に説明する。
１図および第２図を用いて詳細に説明する。
本発明の実施例では半導体チップ１上の入出力端子パッ
ド２に公知のホトエッチング法やメッキ技術を用いて、
材質が金からなる電気的接続接点３を構成する。この電
気的接続接点３は入出力端子パッド２に相当する接点底
部3a,および接点頂部3bからなり、接点頂部3bは接点底
部3aの外径から見て小径でかつ接点底部3aから階段状に
突出しており、その接点底部3aと接点頂部3bの高さは、
数10ミクロンに構成してある。なお前記突出部の高さに
ついては、階段状の構造を有するものであれば、その高
さは特に制限を加えるものではなく、さらに前記電気的
接続接点３の外径形状としては、円，角状など任意の形
状による構成が可能である。
ド２に公知のホトエッチング法やメッキ技術を用いて、
材質が金からなる電気的接続接点３を構成する。この電
気的接続接点３は入出力端子パッド２に相当する接点底
部3a,および接点頂部3bからなり、接点頂部3bは接点底
部3aの外径から見て小径でかつ接点底部3aから階段状に
突出しており、その接点底部3aと接点頂部3bの高さは、
数10ミクロンに構成してある。なお前記突出部の高さに
ついては、階段状の構造を有するものであれば、その高
さは特に制限を加えるものではなく、さらに前記電気的
接続接点３の外径形状としては、円，角状など任意の形
状による構成が可能である。
上記のように構成された電気的接続接点３は第２図に示
すように導電性接着剤層４を介して回路基板５上の導体
端子部６と接着し電気的接続をする。接続方法として
は、まず導電性接着剤層４を電気的接続接点３上にスタ
ンピング法などにより転写して構成する。次いで電気的
接続接点３に導電性接着剤層４を構成した半導体チップ
１と回路基板５とを第２図に示すように導電性接着剤層
４を回路基板５の導体端子部６と対向させ位置合せした
後フリップチップボンタニ等を用いて押圧接着する。こ
の時前記導電性接着剤の硬化はホットプレートやオーブ
ンにより加熱し実施する。
すように導電性接着剤層４を介して回路基板５上の導体
端子部６と接着し電気的接続をする。接続方法として
は、まず導電性接着剤層４を電気的接続接点３上にスタ
ンピング法などにより転写して構成する。次いで電気的
接続接点３に導電性接着剤層４を構成した半導体チップ
１と回路基板５とを第２図に示すように導電性接着剤層
４を回路基板５の導体端子部６と対向させ位置合せした
後フリップチップボンタニ等を用いて押圧接着する。こ
の時前記導電性接着剤の硬化はホットプレートやオーブ
ンにより加熱し実施する。
以上のようにして入出力端子パッド２に電気的接続接点
３を形成した半導体チップ１と回路基板５上の導体端子
部６とを電気的に接続できる。
３を形成した半導体チップ１と回路基板５上の導体端子
部６とを電気的に接続できる。
なお、実施例では電気的接続接点３の材質を金とした
が、その材質は金に限定されるものでなくニッケル，銅
を使用しても差支えない。
が、その材質は金に限定されるものでなくニッケル，銅
を使用しても差支えない。
発明の効果 以上説明したように、本発明の電気的接続接点の構成に
よれば基板上に設けた電極パッドの上に第１の突起部
と、その第１の突起部の上に形成され、かつ第１の突起
部の電極パッドと平行な断面積より小さな断面積を有す
る第２の突起部とを備えた２段構造の接点領域からなる
ので回路基板との接続に際して接続接点の先端部に設け
た接点頂部と接点底部の段差によって導電性接着剤の厚
みが規制されるため導電性接着剤のにじみ，広がりがな
く微細接続が可能となり実用上極めて価値が高い。
よれば基板上に設けた電極パッドの上に第１の突起部
と、その第１の突起部の上に形成され、かつ第１の突起
部の電極パッドと平行な断面積より小さな断面積を有す
る第２の突起部とを備えた２段構造の接点領域からなる
ので回路基板との接続に際して接続接点の先端部に設け
た接点頂部と接点底部の段差によって導電性接着剤の厚
みが規制されるため導電性接着剤のにじみ，広がりがな
く微細接続が可能となり実用上極めて価値が高い。
第１図は本発明の一実施例における電気的接続接点の断
面図、第２図は第１図の電気的接続接点を構成した半導
体チップを回路基板上の導体端子部と接続した時の断面
図である。 １……半導体チップ、２……入出力端子部、３……電気
的接続接点、3a……接点頂部、3b……接点底部、４……
導電性接着剤、５……回路基板、６……導体端子電極。
面図、第２図は第１図の電気的接続接点を構成した半導
体チップを回路基板上の導体端子部と接続した時の断面
図である。 １……半導体チップ、２……入出力端子部、３……電気
的接続接点、3a……接点頂部、3b……接点底部、４……
導電性接着剤、５……回路基板、６……導体端子電極。
Claims (2)
- 【請求項１】半導体チップを基板上の端子電極部へ実装
した構成であって、前記半導体チップの入出力端子部上
に第１の突起部と、前記第１の突起部の上に形成されか
つ前記第１の突起部の前記入出力端子部と平行な断面積
より小さな前記入出力端子部と平行な断面積を有する第
２の突起部とを備えた電気的接続接点を形成し、前記電
気的接続接点と前記基板上の前記端子電極部とが導電性
接着剤を介して電気的に接続されていることを特徴とす
る半導体チップの実装体。 - 【請求項２】電気的接続接点が金またはニッケルまたは
銅で構成されていることを特徴とする特許請求の範囲第
１項記載の半導体チップの実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111022A JPH0750726B2 (ja) | 1987-05-07 | 1987-05-07 | 半導体チップの実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111022A JPH0750726B2 (ja) | 1987-05-07 | 1987-05-07 | 半導体チップの実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275127A JPS63275127A (ja) | 1988-11-11 |
| JPH0750726B2 true JPH0750726B2 (ja) | 1995-05-31 |
Family
ID=14550407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111022A Expired - Lifetime JPH0750726B2 (ja) | 1987-05-07 | 1987-05-07 | 半導体チップの実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750726B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666355B2 (ja) * | 1988-12-16 | 1994-08-24 | 松下電器産業株式会社 | 半導体装置の実装体およびその実装方法 |
| JPH0749794Y2 (ja) * | 1989-03-15 | 1995-11-13 | 三菱マテリアル株式会社 | ワイヤレスボンデイング用金バンプ |
| US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
| JPH04155835A (ja) * | 1990-10-18 | 1992-05-28 | Mitsubishi Electric Corp | 集積回路装置の製造方法 |
| JPH08510358A (ja) * | 1993-04-14 | 1996-10-29 | アムコール・エレクトロニクス・インク | 集積回路チップと基板との相互接続 |
| DE4334715B4 (de) * | 1993-10-12 | 2007-04-19 | Robert Bosch Gmbh | Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen |
| KR19980044255A (ko) * | 1996-12-06 | 1998-09-05 | 황인길 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| JPH1145954A (ja) * | 1997-07-28 | 1999-02-16 | Hitachi Ltd | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 |
| US8291582B2 (en) | 2006-02-13 | 2012-10-23 | Panasonic Corporation | Circuit board and process for producing the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4952973A (ja) * | 1972-09-22 | 1974-05-23 | ||
| JPS57106155A (en) * | 1980-12-24 | 1982-07-01 | Hitachi Ltd | Semiconductor device |
| JPS604230A (ja) * | 1983-06-21 | 1985-01-10 | Sharp Corp | 半導体チツプのボンデイング方法 |
| JPS60240181A (ja) * | 1984-05-14 | 1985-11-29 | 松下電器産業株式会社 | 電子部品 |
| JPS6171651A (ja) * | 1984-09-17 | 1986-04-12 | Hitachi Ltd | 複合電子回路の入出力端子 |
| US4661192A (en) * | 1985-08-22 | 1987-04-28 | Motorola, Inc. | Low cost integrated circuit bonding process |
-
1987
- 1987-05-07 JP JP62111022A patent/JPH0750726B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63275127A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JPH0357618B2 (ja) | ||
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPH0432541B2 (ja) | ||
| JPS63275127A (ja) | 半導体チップの実装体 | |
| US5306664A (en) | Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JP4081309B2 (ja) | 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造 | |
| JPH02185050A (ja) | 半導体装置の実装方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| KR100833937B1 (ko) | 이방성 도전 접착제 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPH0695468B2 (ja) | 電気的接続接点の形成方法 | |
| JPH02185036A (ja) | 電気的接続接点 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH01145826A (ja) | 電気的接続接点 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2003031617A (ja) | 半導体装置の実装構造とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |