JPS6033645A - メモリ切換装置 - Google Patents
メモリ切換装置Info
- Publication number
- JPS6033645A JPS6033645A JP14338983A JP14338983A JPS6033645A JP S6033645 A JPS6033645 A JP S6033645A JP 14338983 A JP14338983 A JP 14338983A JP 14338983 A JP14338983 A JP 14338983A JP S6033645 A JPS6033645 A JP S6033645A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- counter
- signal
- program
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はメモリー切換装置に関し、特にマイクロコンピ
ュータのメモリ切換装置に関するものである。
ュータのメモリ切換装置に関するものである。
一般的に、マイクロコンピュータが直接アクセスできる
メモリ領域は、そのマイクロコンピュータのアドレスバ
スで扱うビット数によシ定まり、例えばアドレスバスが
１６ビツトでは６４ｋ（＝２１６）語まで指定が可能で
ある。
メモリ領域は、そのマイクロコンピュータのアドレスバ
スで扱うビット数によシ定まり、例えばアドレスバスが
１６ビツトでは６４ｋ（＝２１６）語まで指定が可能で
ある。
しかし、これ以上にメモリを必要とするプログラムをマ
イクロコンピュータが実行する場合は同一アドレス空間
上に複数のメモリを設けて、必要に応じてメモＩＪ−（
、切換えて使用する方法が用いられる。
イクロコンピュータが実行する場合は同一アドレス空間
上に複数のメモリを設けて、必要に応じてメモＩＪ−（
、切換えて使用する方法が用いられる。
第１図は従来のメモリ切換装置の機能を説明するだめの
ブロック図である。マイクロコンビ１−タ１１はシステ
ムバス１６ｉ通じてメモリ切換装置１０のメモリ切換器
１３．切換信号発生器１２に接続されている。
ブロック図である。マイクロコンビ１−タ１１はシステ
ムバス１６ｉ通じてメモリ切換装置１０のメモリ切換器
１３．切換信号発生器１２に接続されている。
メインメモリ１４と補助メモリ１５なよ−ｉ５もしくは
全部が同一アドレス領域をもつメモリである。
全部が同一アドレス領域をもつメモリである。
マイクロコンピュータ１１がメインメモリ１４に入って
いるプログラムを実行している際に補助メモリ１５に切
換えるためには、マイクロコンピュータ１１が切換信号
発生器１２に切換信号を発生させる命令を送シ、メモリ
切換器１３がメインメモリ１４ｆ：補助メモリ１５に切
り換えるようにする必要がある。
いるプログラムを実行している際に補助メモリ１５に切
換えるためには、マイクロコンピュータ１１が切換信号
発生器１２に切換信号を発生させる命令を送シ、メモリ
切換器１３がメインメモリ１４ｆ：補助メモリ１５に切
り換えるようにする必要がある。
このように、従来のメモリ切換え装置はメモリを切」負
える為にマイクロコンピュータからメモリ切換制御用の
命令を出力する必要があった。このために切換時に余分
な制御用プログラムを必要とし、また実際上のプログラ
ム実行時間が長くなる欠点がある。
える為にマイクロコンピュータからメモリ切換制御用の
命令を出力する必要があった。このために切換時に余分
な制御用プログラムを必要とし、また実際上のプログラ
ム実行時間が長くなる欠点がある。
本発明はこの欠点ｋｍ消するためになされたもので、メ
インメモリ、補助メモリの切換えにあたり、マイクロコ
ンピュータからメモリ切換制御用の命令を出す必要がな
）く、従って制御用のプログラムを必要とすることなく
、プログラムの実質的な実行時間が長くならないメモリ
切換装置を提供することにある。
インメモリ、補助メモリの切換えにあたり、マイクロコ
ンピュータからメモリ切換制御用の命令を出す必要がな
）く、従って制御用のプログラムを必要とすることなく
、プログラムの実質的な実行時間が長くならないメモリ
切換装置を提供することにある。
本発明のメモリ切換装置は、同一アドレスを持つメイン
メモリと補助メモリを切換えて使用するメモリ切換装置
において、１つのメモリプログラムラ実施中、ザブルー
チンコール命令又はリターン命令がシステムバスに乗っ
たとき、前記命令を認識するサブルーチン命令デコーダ
と、前記サブルーチン命令デコーダの信号を受けカウン
タをインクリメント又はディクリメントするネスティン
グカウンタと、該ネスティングカウンタの信号を受けバ
イト処理するバイト処理カウンタと、バイト処理カウン
タとネスティングカウンタの信号の論理積により切換信
号を送出するＡＮＤゲートと、ＡＮＤゲートの信号によ
りメインメモリ、補助メモリを切換えるメモリ切換器と
を含んで構成される。
メモリと補助メモリを切換えて使用するメモリ切換装置
において、１つのメモリプログラムラ実施中、ザブルー
チンコール命令又はリターン命令がシステムバスに乗っ
たとき、前記命令を認識するサブルーチン命令デコーダ
と、前記サブルーチン命令デコーダの信号を受けカウン
タをインクリメント又はディクリメントするネスティン
グカウンタと、該ネスティングカウンタの信号を受けバ
イト処理するバイト処理カウンタと、バイト処理カウン
タとネスティングカウンタの信号の論理積により切換信
号を送出するＡＮＤゲートと、ＡＮＤゲートの信号によ
りメインメモリ、補助メモリを切換えるメモリ切換器と
を含んで構成される。
次に、本発明の実施例についてト（１面を８照して詳Ｋ
）１１に説明する。
）１１に説明する。
第２図は本発明の一実施例金説ｒｌ］するだめの回路ブ
ロック図である。
ロック図である。
第２図に示すように、本発明の一実施例のメモリ切換装
置３０は同一アドレスを持つメインメモリ３７と補助メ
モリ３８を切換えて使用するメモリ切換装置において、
１つのメインプログラム・を実施中ザブルーチンコール
命令又はリターン命令がシステムバス３９に乗ったとき
、前記命令に認識するサブルーチン命令デコーダ３２と
、す°フルーチン命令デコーダ３２の信号を受けカウン
タをインクリメント又はディクリメントするネスティン
グカウンタ３３と、ネスティングカウンタ３３の信号を
受けバイト処理するバイト処Ｉ′Ｉｐ、力ヴンタ３４と
、バイト処理カウンタ３３とネスデ（ングカウンタ３３
の信号の論理積により′１．月イ％ 、４７１号全送出
するＡＮＤゲート３５と、ＡＮＩ）ゲート３５の信号に
よシフインメモリ３フ、補助メモリ３８’ｅ切換えるメ
モリ切換器３６を含んで構成される。
置３０は同一アドレスを持つメインメモリ３７と補助メ
モリ３８を切換えて使用するメモリ切換装置において、
１つのメインプログラム・を実施中ザブルーチンコール
命令又はリターン命令がシステムバス３９に乗ったとき
、前記命令に認識するサブルーチン命令デコーダ３２と
、す°フルーチン命令デコーダ３２の信号を受けカウン
タをインクリメント又はディクリメントするネスティン
グカウンタ３３と、ネスティングカウンタ３３の信号を
受けバイト処理するバイト処Ｉ′Ｉｐ、力ヴンタ３４と
、バイト処理カウンタ３３とネスデ（ングカウンタ３３
の信号の論理積により′１．月イ％ 、４７１号全送出
するＡＮＤゲート３５と、ＡＮＩ）ゲート３５の信号に
よシフインメモリ３フ、補助メモリ３８’ｅ切換えるメ
モリ切換器３６を含んで構成される。
第３図（ａ） 、 （ｂｌは第２図に示すメインメモリ
及び補助メモリにそれぞれ格納されるメインプログラム
及びサブルーチンプログラムの格納状態の説明図である
。
及び補助メモリにそれぞれ格納されるメインプログラム
及びサブルーチンプログラムの格納状態の説明図である
。
第３図（ａｌ 、 （ｂｌに示すように、メインプログ
ラム２１の集まりであるメインプログラム群２３はメイ
ンメモリ３７に、ザブルーチンプログラム２２の集まり
であるザブプログラム群２４は補助メモリ３８に入って
いる。
ラム２１の集まりであるメインプログラム群２３はメイ
ンメモリ３７に、ザブルーチンプログラム２２の集まり
であるザブプログラム群２４は補助メモリ３８に入って
いる。
次に、本発明の詳細な説明する。
メインメモリ３７に入っているメインプログラム２１を
マイクロコンビー−り３１が実行し、奥行中にサブルー
チンプログラムを呼ぶザブルーチンコール命令がシステ
ムバス３９に乗るトキ、命令フェッチ信号’ｒ［出する
ことによりザブルーチン命令デコーダ３２がザブルーチ
ンコール命令を認識することができ、その検出信号をネ
スティングカウンタ３３に出力する。
マイクロコンビー−り３１が実行し、奥行中にサブルー
チンプログラムを呼ぶザブルーチンコール命令がシステ
ムバス３９に乗るトキ、命令フェッチ信号’ｒ［出する
ことによりザブルーチン命令デコーダ３２がザブルーチ
ンコール命令を認識することができ、その検出信号をネ
スティングカウンタ３３に出力する。
ネスティングカウンタ３３ではこの検出信号によりカウ
ンタを１つ増やす（インクリメント）。
ンタを１つ増やす（インクリメント）。
ネスティングカウンタ３３はカウント全行なうと出力信
号を１″とする。この出力はバイト処理カウンタ３４と
ＡＮＤゲート３５に入りバイト処理カウンタ３４ではネ
スティングカウンタ３３の出力をマイクロコンビーータ
３１がサブルーチンプログラムの実行するアドレス情報
を現在接続されているメモリから読みこんでＡＮＤゲー
ト３５に出力する。
号を１″とする。この出力はバイト処理カウンタ３４と
ＡＮＤゲート３５に入りバイト処理カウンタ３４ではネ
スティングカウンタ３３の出力をマイクロコンビーータ
３１がサブルーチンプログラムの実行するアドレス情報
を現在接続されているメモリから読みこんでＡＮＤゲー
ト３５に出力する。
ＡＮＤゲート３５はネスティングカウンタ３３とバイト
処理カウンタ３４の出方の論理積により、メモリ切換器
３６に切換信号”１ ” ’＋（出）月７システム・バ
ス３９をメインメモリ３７がら補助メモリ３８に（り換
える。
処理カウンタ３４の出方の論理積により、メモリ切換器
３６に切換信号”１ ” ’＋（出）月７システム・バ
ス３９をメインメモリ３７がら補助メモリ３８に（り換
える。
前記により、マイクロコンピュータ３ ］ ｄｔ補助メ
モリ３８をアクセスすることが出来る。
モリ３８をアクセスすることが出来る。
また補助メモリ３８内のザブルーチンプログラム・をマ
イクロコンピュータ３１が実行中にザブルーチンコール
命令がシステムバス３９に乗ると、リフルーチン命令デ
コーダ３２はザブルーチンコール命令全検出し、ネステ
ィングカウンタ３３はカウンタをインクリメントする。
イクロコンピュータ３１が実行中にザブルーチンコール
命令がシステムバス３９に乗ると、リフルーチン命令デ
コーダ３２はザブルーチンコール命令全検出し、ネステ
ィングカウンタ３３はカウンタをインクリメントする。
ネスティングカウンタ３３はすでにインクリメントされ
ているためザブルーチンがネスティングされた状態とな
る。
ているためザブルーチンがネスティングされた状態とな
る。
ネスティングカウンタ３３の出力信号は前の状態゛１”
を保持するバイト処理カウンタ３４の出力も前の状態″
１″を保持し続ける、よってＡＮＤゲート３５の出力″
１＃は変化せず、よってメモリ切換器３６は補助メモリ
３８に切り換えたままとなるｆｃ ｋｔｙ マイクロコ
ンピュータ３１は補助メモリ３８の中のプログラノ・全
実行し続ける。
を保持するバイト処理カウンタ３４の出力も前の状態″
１″を保持し続ける、よってＡＮＤゲート３５の出力″
１＃は変化せず、よってメモリ切換器３６は補助メモリ
３８に切り換えたままとなるｆｃ ｋｔｙ マイクロコ
ンピュータ３１は補助メモリ３８の中のプログラノ・全
実行し続ける。
ザブルーチンプログラムのネスティングに関しては上記
の状態の繰り返しである。
の状態の繰り返しである。
サブルーチンプログラムからのリターン（復帰）に関し
てはシスデノ・バス３９にザブルーチン命令が送られる
とザブルーチン命令デコーダがザブルーチンリターン命
令を検出し、ネスティングカウンタ３３のカウンタを１
つ減らす（ディクリメント）。このカウンタが０″とな
ればネスティングカウンタ３３の出力は”Ｏ＃となり、
ＡＮＤゲート３５の出力はバイト処理カウンタ３４の出
力に無関係に°゛０”となる、よってメモリ切換器３６
ｔまシステムハス３９を補助メモリ３８からメインメモ
リ３７に接続を切換え、マイクロコンビ、−夕３１がメ
インメモリ３７内のプログラムをふたたび実行すること
ができる。
てはシスデノ・バス３９にザブルーチン命令が送られる
とザブルーチン命令デコーダがザブルーチンリターン命
令を検出し、ネスティングカウンタ３３のカウンタを１
つ減らす（ディクリメント）。このカウンタが０″とな
ればネスティングカウンタ３３の出力は”Ｏ＃となり、
ＡＮＤゲート３５の出力はバイト処理カウンタ３４の出
力に無関係に°゛０”となる、よってメモリ切換器３６
ｔまシステムハス３９を補助メモリ３８からメインメモ
リ３７に接続を切換え、マイクロコンビ、−夕３１がメ
インメモリ３７内のプログラムをふたたび実行すること
ができる。
本発明は以上説明したように、回〜アト１／スを持つ２
つのメモリ上に、メインプログラム、およびリーブルー
チンプログラムのそれぞれ異なるプログラムｆ 格！＋
’ｊＬ、、マイクロコンビーータが一力のメモリ上のプ
ログラムを実行中に、ザブルーチンコールおよびリター
ン命令が実行されることをきっかけに他方のメモリに切
換えることにより、メモリ装置の切換えに制御用のプロ
グラムが不要となり、プログラムの実質的な実行時間が
Ｊ・トくすらない利点が得られる。
つのメモリ上に、メインプログラム、およびリーブルー
チンプログラムのそれぞれ異なるプログラムｆ 格！＋
’ｊＬ、、マイクロコンビーータが一力のメモリ上のプ
ログラムを実行中に、ザブルーチンコールおよびリター
ン命令が実行されることをきっかけに他方のメモリに切
換えることにより、メモリ装置の切換えに制御用のプロ
グラムが不要となり、プログラムの実質的な実行時間が
Ｊ・トくすらない利点が得られる。
第１図は従来のメモリ切換装置説す」のための回路ブロ
ック図、第２図は本発明の一実施Ｙ・ｌＪヲ説明するた
めの回路ブロック図、第３図ｔａ＋ 、 （１））は第
２図に示すメインメモリ及び補助メモリにそれぞれ格納
されるメインプログラム及びザブルーチンプログラムの
格納状態の説明図である。。１１・・・・・−マイクロ
コンピータ、１２・・・・・・切換信号発生器、１３・
・・・・・メモリ切換器、１４・・・・・・メインメモ
リ、１５・・・・・・補助メモＩＪ、１６・・・・・・
システムハス、２１・・・・・メインプログラム、２２
・・・−・・ザブルーチンプログラム、２３・・・・・
・メインプログラム群、２４・・・・・・サブルーチン
プログラム群、３１・・・・・・マイクロコンピュータ
、３２・・・・・・ザブルーチン命令デコーダ、３３・
・・・・・オス１イングカウンタ、３４・・・・・・バ
イト処理カウンタ、３５・・・・・・ＡＮＤゲート、３
６・・・・−・メモリ切換器、３７・・・・・・メイン
メモリ、３８・・・・・・補助メモリ、３９・・・・・
・システムバス。 代理人 弁理士 内 原 晋゛ 二） ノ′
ック図、第２図は本発明の一実施Ｙ・ｌＪヲ説明するた
めの回路ブロック図、第３図ｔａ＋ 、 （１））は第
２図に示すメインメモリ及び補助メモリにそれぞれ格納
されるメインプログラム及びザブルーチンプログラムの
格納状態の説明図である。。１１・・・・・−マイクロ
コンピータ、１２・・・・・・切換信号発生器、１３・
・・・・・メモリ切換器、１４・・・・・・メインメモ
リ、１５・・・・・・補助メモＩＪ、１６・・・・・・
システムハス、２１・・・・・メインプログラム、２２
・・・−・・ザブルーチンプログラム、２３・・・・・
・メインプログラム群、２４・・・・・・サブルーチン
プログラム群、３１・・・・・・マイクロコンピュータ
、３２・・・・・・ザブルーチン命令デコーダ、３３・
・・・・・オス１イングカウンタ、３４・・・・・・バ
イト処理カウンタ、３５・・・・・・ＡＮＤゲート、３
６・・・・−・メモリ切換器、３７・・・・・・メイン
メモリ、３８・・・・・・補助メモリ、３９・・・・・
・システムバス。 代理人 弁理士 内 原 晋゛ 二） ノ′
Claims (1)
- 同一アドレスを持つメインメモリと補助メモリを切換え
て使用するメモリ切換装置におりて、１ツノメモＩＪ
７’ログラムを実施中、１ブルー５−ンコール命令又は
リターン命令がシステムバスＫｆｆｉったとき、前記命
令を認識するサブルーチン命令デコーダと、前記ザブル
ーチン命令デコーダの信号を受けカウンタをインクリメ
ント又はディクリメントするネスティングカウンタと、
該ネスティングカウンタの信号を受けバイト処理するバ
イト処理カウンタと、バイト処理カウンタとネスティン
グカウンタの信号の論理積により！、す換信号を送出す
るＡＮＤゲートと、ＡＮＤゲートの信号にょシメインメ
モリ、補助メモリを切り換えるメモリ切換器とを含むこ
とを特徴とするメモリーｔｌｌｉＡ林Ｎ−
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14338983A JPS6033645A (ja) | 1983-08-05 | 1983-08-05 | メモリ切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14338983A JPS6033645A (ja) | 1983-08-05 | 1983-08-05 | メモリ切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6033645A true JPS6033645A (ja) | 1985-02-21 |
Family
ID=15337626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14338983A Pending JPS6033645A (ja) | 1983-08-05 | 1983-08-05 | メモリ切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033645A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155241A (ja) * | 1986-12-18 | 1988-06-28 | Fujitsu Ltd | アドレス空間制御方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57108935A (en) * | 1980-12-25 | 1982-07-07 | Mitsubishi Electric Corp | Program memory control system |
-
1983
- 1983-08-05 JP JP14338983A patent/JPS6033645A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57108935A (en) * | 1980-12-25 | 1982-07-07 | Mitsubishi Electric Corp | Program memory control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155241A (ja) * | 1986-12-18 | 1988-06-28 | Fujitsu Ltd | アドレス空間制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970609B2 (ja) | プロセッサシステム | |
| JPS6033645A (ja) | メモリ切換装置 | |
| JPH086918A (ja) | マイクロコンピュータ | |
| EP0811922A1 (en) | Peripheral device control | |
| US6795911B1 (en) | Computing device having instructions which access either a permanently fixed default memory bank or a memory bank specified by an immediately preceding bank selection instruction | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS58105363A (ja) | 記憶装置 | |
| JPS61160144A (ja) | エミユレ−シヨン方式 | |
| KR960011685A (ko) | 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법 | |
| JPS6227413B2 (ja) | ||
| JPS6239792B2 (ja) | ||
| JPS59123933A (ja) | アドレス比較方式 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPS6126701B2 (ja) | ||
| JPH0217541A (ja) | スタツク方式マイクロコンピュータ | |
| JPS62145432A (ja) | デ−タ処理装置 | |
| JPS6218074B2 (ja) | ||
| JPS61160143A (ja) | エミユレ−シヨン方式 | |
| JPS6058500B2 (ja) | アクセス制御方式 | |
| JPH07319753A (ja) | バスサイクルのマルチプレクス方式 | |
| JPS61259358A (ja) | Ｄｍａ回路 | |
| JPS63201839A (ja) | 論理シミユレ−シヨン装置 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPS6250941A (ja) | マイクロコンピユ−タ装置 | |
| JPS6410853B2 (ja) |