JPH0217541A - スタツク方式マイクロコンピュータ - Google Patents
スタツク方式マイクロコンピュータInfo
- Publication number
- JPH0217541A JPH0217541A JP16675588A JP16675588A JPH0217541A JP H0217541 A JPH0217541 A JP H0217541A JP 16675588 A JP16675588 A JP 16675588A JP 16675588 A JP16675588 A JP 16675588A JP H0217541 A JPH0217541 A JP H0217541A
- Authority
- JP
- Japan
- Prior art keywords
- stack frame
- stack
- data
- register set
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、オーバーラツプのあるマルチレジスタセット
を内蔵するマイクロコンピュータに係り。
を内蔵するマイクロコンピュータに係り。
特に多量のデータを高速処理しながら割込みやイベント
などの発生に対応するのに好適なスタック方式とする。
などの発生に対応するのに好適なスタック方式とする。
［従来の技術〕
従来、計算機システムにおいて、イベント発生によるタ
スクスイッチ時や、関数の呼出し時におけるレジスタの
メモリへの退避、復帰のための処理時間（以後、オーバ
ーヘッド時間とよぶ）を必要としていた。そこで、この
オーバーヘッド時間の高速化を行なうため、汎用レジス
タセットを複数個設けるマルチレジスタセット方式があ
る。
スクスイッチ時や、関数の呼出し時におけるレジスタの
メモリへの退避、復帰のための処理時間（以後、オーバ
ーヘッド時間とよぶ）を必要としていた。そこで、この
オーバーヘッド時間の高速化を行なうため、汎用レジス
タセットを複数個設けるマルチレジスタセット方式があ
る。
タスクスイッチの高速化の場合、マルチレジスタセット
の各汎用レジスタセットに、タスクを割当て、タスクス
イッチ発生時に、汎用レジスタセットを各タスクに対応
させて切換える処理を行なう。
の各汎用レジスタセットに、タスクを割当て、タスクス
イッチ発生時に、汎用レジスタセットを各タスクに対応
させて切換える処理を行なう。
また、高級言語における関数呼出しの高速化の場合、タ
スクをプログラムにおける関数にねりあてる。各汎用レ
ジスタセットは、引数の受は用、局所変数用、引数の渡
し用として、３種に分類されている。引数の受は用、渡
し用のレジスタは、各関数を呼び出す側と、呼び出され
る側で共用され、呼ぶ側では、渡し用、呼ばれる側では
、受は用として用いられる。このオーバーラツプのある
マルチレジスタセットについては、アイ・イー・イー・
イー コンピューター、１５巻、９号、第８頁から、第
２１項（Ｄａｉｄ、Ａ、Ｐａｔｔｅｒｓｏｎ、ａｎｄＣ
ａｒｌｏ、Ｈ，５ｅｑｕｉｎ“Ａ ＶＬＳＩ ＲＩＳＣ
” ＩＥＥＩＥ Ｃｏｍｐｕｔｅｒｖｏｌ、１５．ｎｏ
９．ｐｐ８−２１，５ｅｐｔ’ ８２）において論じら
れている。
スクをプログラムにおける関数にねりあてる。各汎用レ
ジスタセットは、引数の受は用、局所変数用、引数の渡
し用として、３種に分類されている。引数の受は用、渡
し用のレジスタは、各関数を呼び出す側と、呼び出され
る側で共用され、呼ぶ側では、渡し用、呼ばれる側では
、受は用として用いられる。このオーバーラツプのある
マルチレジスタセットについては、アイ・イー・イー・
イー コンピューター、１５巻、９号、第８頁から、第
２１項（Ｄａｉｄ、Ａ、Ｐａｔｔｅｒｓｏｎ、ａｎｄＣ
ａｒｌｏ、Ｈ，５ｅｑｕｉｎ“Ａ ＶＬＳＩ ＲＩＳＣ
” ＩＥＥＩＥ Ｃｏｍｐｕｔｅｒｖｏｌ、１５．ｎｏ
９．ｐｐ８−２１，５ｅｐｔ’ ８２）において論じら
れている。
上記従来技術は、マルチレジスタセットにおけるレジス
タセット数、および汎用レジスタセットあたりのレジス
タの数の点については配慮がされていない。
タセット数、および汎用レジスタセットあたりのレジス
タの数の点については配慮がされていない。
そのため、１タスクあたりに用いるデータが多い場合に
は、レジスタセットにデータが入りきれないため、主メ
モリ上にデータをおかなければならないため、メモリア
クセスが増加するという問題がある。
は、レジスタセットにデータが入りきれないため、主メ
モリ上にデータをおかなければならないため、メモリア
クセスが増加するという問題がある。
また、１タスクあたりに用いるデータが少ない場合には
、レジスタセットに空きが生じるという問題がある。
、レジスタセットに空きが生じるという問題がある。
本発明の目的は、レジスタセットを可変に構成できるス
タック方式のマルチレジスタセットを内蔵することにあ
る。
タック方式のマルチレジスタセットを内蔵することにあ
る。
上記目的は、可変語数のレジスタからなるスタックフレ
ームを構成することができ、スタックフレームに接続し
得て、少なくとも、算術演算と論理演算のできる演算回
路と、スタックフレームの長さを決定できる蓄積手段と
、前後のスタックフレームとのオーバーラツプ領域を設
定できる指定情報と、マルチレジスタセット内のスタッ
クフレームを指定できる選択手段とをそなえ、また、ス
タックフレームの長さを命令フォーマットにより決定す
る手段と、蓄積情報によりマルチレジスタセット内のス
タックフレームを指定できる選択手段を含んで構成する
ことにより、達成される。
ームを構成することができ、スタックフレームに接続し
得て、少なくとも、算術演算と論理演算のできる演算回
路と、スタックフレームの長さを決定できる蓄積手段と
、前後のスタックフレームとのオーバーラツプ領域を設
定できる指定情報と、マルチレジスタセット内のスタッ
クフレームを指定できる選択手段とをそなえ、また、ス
タックフレームの長さを命令フォーマットにより決定す
る手段と、蓄積情報によりマルチレジスタセット内のス
タックフレームを指定できる選択手段を含んで構成する
ことにより、達成される。
マルチレジスタセットにおける第１のスタックフレーム
を第２のスタックフレームへ切換える命令が発生した場
合に、第１のスタックフレームから第２のスタックフレ
ームへの切換えができるとともに、第１のスタックフレ
ームと第２のスタックフレームとのオーバーラツプ領域
を指定できる。
を第２のスタックフレームへ切換える命令が発生した場
合に、第１のスタックフレームから第２のスタックフレ
ームへの切換えができるとともに、第１のスタックフレ
ームと第２のスタックフレームとのオーバーラツプ領域
を指定できる。
また、第２のスタックフレームとして必要な長さを決定
し、使用することができる。
し、使用することができる。
このスタックフレームの選択手段は、蓄積情報として、
暗黙指定する手段と、指定情報として。
暗黙指定する手段と、指定情報として。
命令フォーマットにより指定することができる。
また、スタックフレームの長さを指定する手段は、指定
情報として、処理が発生する前に指示する手段と、レジ
スタの必要に応じて、蓄積手段として、保持できる手段
とを持つことによりマルチレジスタセットを有効に使用
することができる。
情報として、処理が発生する前に指示する手段と、レジ
スタの必要に応じて、蓄積手段として、保持できる手段
とを持つことによりマルチレジスタセットを有効に使用
することができる。
以下、本発明の１実施例を第１図により説明する。
第１図は、本発明が適用されるデータ処理装置の全体構
成の１例を示す図である。第１図において、１０は、１
１のキャッシュメモリ、１２の命令フェッチユニット、
１３の制御ユニット、１４のマルチレジスタセット、１
５の実行ユニット、を内蔵するマイクロプロセッサであ
り、１ｆのアドレスバスと、１ｇのデータバスを介して
、１Ｇの外部記憶と接続している。
成の１例を示す図である。第１図において、１０は、１
１のキャッシュメモリ、１２の命令フェッチユニット、
１３の制御ユニット、１４のマルチレジスタセット、１
５の実行ユニット、を内蔵するマイクロプロセッサであ
り、１ｆのアドレスバスと、１ｇのデータバスを介して
、１Ｇの外部記憶と接続している。
ここで、これらの要素からなるマイクロコンピュータ１
０の動作の概要を説明する。
０の動作の概要を説明する。
命令フェッチユニット１２で指定する命令語のアドレス
が、アドレスバス１ｄを介し、キャッシュメモリ１１に
ヒツトした場合、キャッシュメモリ１１からデータを読
出す。キャッシュメモリ１１にデータがない場合は、ア
ドレスバス１ｆと、データバス１ｇを介して、外部記憶
１６からデータを読出す。
が、アドレスバス１ｄを介し、キャッシュメモリ１１に
ヒツトした場合、キャッシュメモリ１１からデータを読
出す。キャッシュメモリ１１にデータがない場合は、ア
ドレスバス１ｆと、データバス１ｇを介して、外部記憶
１６からデータを読出す。
読出された命令語（データ）は、制御ユニット１３でデ
コードされ、マルチレジスタセット１４へのアクセスを
行なう。次に、実行ユニット１５で処理され、結果がマ
ルチレジスタセットに格納される。
コードされ、マルチレジスタセット１４へのアクセスを
行なう。次に、実行ユニット１５で処理され、結果がマ
ルチレジスタセットに格納される。
第２図は、実行ユニットの構成を示す図である。
実行ユニットは２本のリードデータバス１ａと１ｂ上の
データをソースラッチ１の２３、ソースラッチ２の２４
、に入力し、バレルシフタ２１で高速シフトを実行し、
マルチプレクサ２５に出力する。シフト量は、制御１１
ＩＡ２ａで指定される。
データをソースラッチ１の２３、ソースラッチ２の２４
、に入力し、バレルシフタ２１で高速シフトを実行し、
マルチプレクサ２５に出力する。シフト量は、制御１１
ＩＡ２ａで指定される。
ソースラッチ１の２３とマルチプレクサの２５から演算
ユニット２２に入力を行ない、演算結果をディスティネ
ーションラッチ２６に出力する。
ユニット２２に入力を行ない、演算結果をディスティネ
ーションラッチ２６に出力する。
ディスティネーションラッチ２６からディスティネーシ
ョンバス１ｃ上に出力される。
ョンバス１ｃ上に出力される。
第３図は、マルチレジスタセットの基本構成を示す。ラ
イトデータバスｌｃ上のデータを、マルチレジスタセッ
ト１４に保持する。マルチレジスタセット１４に保持し
たデータは、リードデータバス１ａとリードデータバス
１ｂに出力される。
イトデータバスｌｃ上のデータを、マルチレジスタセッ
ト１４に保持する。マルチレジスタセット１４に保持し
たデータは、リードデータバス１ａとリードデータバス
１ｂに出力される。
このマルチレジスタセットは、可変長のスタックフレー
ムｎ個から構成される。ベースになるスタックフレーム
は、基底スタックフレームであるスタック０の３０、ス
タック１の３１、スタック２の３２．ｎ番目のスタック
フレームであるスタックｎの３３により構成される。
ムｎ個から構成される。ベースになるスタックフレーム
は、基底スタックフレームであるスタック０の３０、ス
タック１の３１、スタック２の３２．ｎ番目のスタック
フレームであるスタックｎの３３により構成される。
第４図は、マルチレジスタセットにおける１個のスタッ
クフレームの構成を示したものである。
クフレームの構成を示したものである。
スタックフレームの０番は、１番目のレジスタとして、
ＢＳＡＲＯ（ベーススタックアドレスレジスタ０）があ
る。ｉ番目のスタックフレームは、１つ前のスタックの
アドレスレジスタであるＰＳＡＲｉ（Ｐｒｅｖｉｏｕｓ
５ｔａｃｋ Ａｄｄｒｅｓｓ Ｒｅｇｉｓｔｅｎ ｉ
） ４１と１つ前のスタックフレームとのレジスタの共
有領域であるＧ Ｓ ＲＬ （Ｇｌｏｂａｌ ５ｔａｃ
ｋ Ｒｅｇｉｓｔｅｎ Ｌｏｗ）４２と、１つ前のスタ
ックフレームの長さを示すＰ Ｓ Ｌ Ｒ（Ｐｒｅｖｉ
ｏｕｓ ５ｔａｃｋ Ｌｅｎｇｔｈ Ｒｅｇｉｓｔｅｎ
）４３と現在のスタックフレームの基底アドレスを示す
Ｂ Ｓ Ａ Ｒｉ （Ｂａｓｅ ５ｔａｃｋ Ａｄｄｒ
ｅｓｓ Ｒｅｇｉｓｔｅｎ １）４４と次のスタックフ
レームとのレジスタの共有領域であるＧ Ｓ ＲＨ（Ｇ
ｌｏｂａｌ ５ｔａｃｋ ＲｅｇｉｓｔｅｎＨｉｇｈ）
４５と、現在のスタックフレームの長さを示すＣＳ
Ｌ Ｒｉ （Ｃｕｒｒｅｎｔ ５ｔａｃｋ ＬｅｎｌＨ
ｔｈ Ｒｅｇｉｓｔｅｎｉ）４６とにより構成される。
ＢＳＡＲＯ（ベーススタックアドレスレジスタ０）があ
る。ｉ番目のスタックフレームは、１つ前のスタックの
アドレスレジスタであるＰＳＡＲｉ（Ｐｒｅｖｉｏｕｓ
５ｔａｃｋ Ａｄｄｒｅｓｓ Ｒｅｇｉｓｔｅｎ ｉ
） ４１と１つ前のスタックフレームとのレジスタの共
有領域であるＧ Ｓ ＲＬ （Ｇｌｏｂａｌ ５ｔａｃ
ｋ Ｒｅｇｉｓｔｅｎ Ｌｏｗ）４２と、１つ前のスタ
ックフレームの長さを示すＰ Ｓ Ｌ Ｒ（Ｐｒｅｖｉ
ｏｕｓ ５ｔａｃｋ Ｌｅｎｇｔｈ Ｒｅｇｉｓｔｅｎ
）４３と現在のスタックフレームの基底アドレスを示す
Ｂ Ｓ Ａ Ｒｉ （Ｂａｓｅ ５ｔａｃｋ Ａｄｄｒ
ｅｓｓ Ｒｅｇｉｓｔｅｎ １）４４と次のスタックフ
レームとのレジスタの共有領域であるＧ Ｓ ＲＨ（Ｇ
ｌｏｂａｌ ５ｔａｃｋ ＲｅｇｉｓｔｅｎＨｉｇｈ）
４５と、現在のスタックフレームの長さを示すＣＳ
Ｌ Ｒｉ （Ｃｕｒｒｅｎｔ ５ｔａｃｋ ＬｅｎｌＨ
ｔｈ Ｒｅｇｉｓｔｅｎｉ）４６とにより構成される。
スタックフレームを切替える命令、又はイベント、が発
生した時は、ＢＳＡＲｉは、次のスタックフレームのＰ
Ｓ Ａ Ｒｉ＋１として用いられる。またＧＳＲＨは
、ＧＳＲＬとして用いられ、Ｃ３ＬＲｉは、ＰＳＬＲＩ
÷１として用いられる。
生した時は、ＢＳＡＲｉは、次のスタックフレームのＰ
Ｓ Ａ Ｒｉ＋１として用いられる。またＧＳＲＨは
、ＧＳＲＬとして用いられ、Ｃ３ＬＲｉは、ＰＳＬＲＩ
÷１として用いられる。
１つのスタックフレームにおいて必要なデータは。
ＧＳＲＬとＧＳＲＨに格納されている。
通常は、関数呼出し、イベント呼出しが発生した時点で
、スタックフレームの切換え（インクリメント）を行な
う。
、スタックフレームの切換え（インクリメント）を行な
う。
また、直接スタックフレームを選択する方法として、ス
タックの番号を保持するレジスタ５ＮＲ（スタックナン
バーレジスタ）４７がある。
タックの番号を保持するレジスタ５ＮＲ（スタックナン
バーレジスタ）４７がある。
第５図は、マルチレジスタセットにおける汎用レジスタ
のアクセス方法を示す。
のアクセス方法を示す。
関数呼出しくイベント呼出し）が発生し、スタツクフレ
ームの切換えを行なう時点で、スタックフレームｉ−１
の基底アドレスＢＡＲｔ−ｔ を現在のスタックフレー
ムのアドレスレジスタＰＳＡＲｉに格納する。スタック
フレームｉ−１のスタックの長さＣＳ Ｌ Ｒｉ−ｔ
を現在のスタックフレームにおけるＰＳＬＲｉに格納す
る。ＰＳＡＲｉとＰＳＬＲｉの加算を行ない現在の基底
アドレスをＢＡＲｉに格納する。
ームの切換えを行なう時点で、スタックフレームｉ−１
の基底アドレスＢＡＲｔ−ｔ を現在のスタックフレー
ムのアドレスレジスタＰＳＡＲｉに格納する。スタック
フレームｉ−１のスタックの長さＣＳ Ｌ Ｒｉ−ｔ
を現在のスタックフレームにおけるＰＳＬＲｉに格納す
る。ＰＳＡＲｉとＰＳＬＲｉの加算を行ない現在の基底
アドレスをＢＡＲｉに格納する。
現在のスタックフレームでデータの加算を行なう場合は
、ＧＲＩにデータの３を代入し、ＧＲ２に１５０を代入
し、ＧＲＩとＧＲ２のデータをＧＲ３に格納する。
、ＧＲＩにデータの３を代入し、ＧＲ２に１５０を代入
し、ＧＲＩとＧＲ２のデータをＧＲ３に格納する。
第６図は、スタックフレームにおけるレジスタの加算方
法を示す。
法を示す。
基底アドレスレジスタＢＡＲｉにオフセット２を加算し
たアドレスで指すデータをＳＬＩ （ソースラッチの２
）に代入する。ＢＡＲｉにオフセット２を加算したデー
タを５Ｌ２（ソースラッチ２）に代入する。
たアドレスで指すデータをＳＬＩ （ソースラッチの２
）に代入する。ＢＡＲｉにオフセット２を加算したデー
タを５Ｌ２（ソースラッチ２）に代入する。
ＳＬＩとＳＬ２の加算結果をディスティネーションラッ
チＤＬに格納する。
チＤＬに格納する。
ディスティネーションラッチのデータＤＬを基底アドレ
スレジスタＢＡＲｉとオフセット３で示すアドレスに格
納する。
スレジスタＢＡＲｉとオフセット３で示すアドレスに格
納する。
本発明によれば、多数のレジスタセットにより構成され
るマルチレジスタセットにおいて、ある処理に対応する
スタックフレームを可変長にすることができるとともに
、スタックフレーム間にオーバーラツプ領域を設定する
ことができるため、ある処理に必要なデータ数が多い場
合は、対応するスタックフレームの長さを長くとり、必
要なデータが少ない場合には、スタックフレームの長さ
を短くとることができるので、マルチレジスタセットを
有効に無駄なく使用することができる。
るマルチレジスタセットにおいて、ある処理に対応する
スタックフレームを可変長にすることができるとともに
、スタックフレーム間にオーバーラツプ領域を設定する
ことができるため、ある処理に必要なデータ数が多い場
合は、対応するスタックフレームの長さを長くとり、必
要なデータが少ない場合には、スタックフレームの長さ
を短くとることができるので、マルチレジスタセットを
有効に無駄なく使用することができる。
第１図はマイクロコンピュータの全体構成図、第２図は
実行ユニットを示す図、第３図はマルチレジスタセット
を示す図、第４図はｉ番目のスタックフレームを示す図
、第５図はレジスタの加算を示す図、第６図はスタック
フレームのデータのアクセス手段を示す図である。 １・°゛マイクロコンピユータ１４・・・マルチレジス
タセット、１５・・・実行ユニット、１６・・・外部記
憶、１１・・・マイクロプログラム、１２・・・命令フ
ェッチユニット、１３・・・制御ユニット。
実行ユニットを示す図、第３図はマルチレジスタセット
を示す図、第４図はｉ番目のスタックフレームを示す図
、第５図はレジスタの加算を示す図、第６図はスタック
フレームのデータのアクセス手段を示す図である。 １・°゛マイクロコンピユータ１４・・・マルチレジス
タセット、１５・・・実行ユニット、１６・・・外部記
憶、１１・・・マイクロプログラム、１２・・・命令フ
ェッチユニット、１３・・・制御ユニット。
Claims (1)
- 【特許請求の範囲】 １、複数のレジスタからなるスタックフレームを有し、
該スタックフレームが複数本からなるマルチレジスタセ
ットを内蔵するマイクロコンピュータにおいて、前記ス
タックフレームに接続し得て、少なくとも、算術演算と
論理演算のできる演算回路と、前記スタックフレームの
長さを決定できる蓄積手段と、前後のスタックフレーム
とのオーバーラップ領域を設定できる指定情報と、マル
チレジスタセット内のスタックフレームを指定できる選
択手段とをそなえ、前記選択手段で選択している第１の
スタックフレームを第２のスタツクフレームへ切換える
命令、或いは、イベントが発生した場合には、第２のス
タックフレームを選択できる様にするとともに、前記指
定情報により、第２のスタックフレームと第１のスタッ
クフレームとのオーバーラップ領域を指定できる様にす
るとともに、第２のスタックフレームとして必要な長さ
を決定し、使用することを特徴とするスタック方式マイ
クロコンピュータ。 ２、特許請求の範囲第１項記載のスタックフレームは、
スタックフレームを切換える命令、イベントが発生した
場合に、そのスタックフレームの長さを命令フォーマッ
トにより決定する手段と、蓄積情報により、マルチレジ
スタセット内のスタックフレームを指定できる選択手段
を含んで構成することを特徴とするスタック方式マイク
ロコンピュータ。 ３、特許請求の範囲第１項記載のスタックフレームは、
マルチレジスタセット内のスタックフレーム数を記憶す
る手段を持ち、また、レジスタのオーバーフローが生じ
た場合に、下位のスタックフレームから、メモリへデー
タを退避する手段を保持することを特徴とするスタック
方式マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16675588A JPH0217541A (ja) | 1988-07-06 | 1988-07-06 | スタツク方式マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16675588A JPH0217541A (ja) | 1988-07-06 | 1988-07-06 | スタツク方式マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217541A true JPH0217541A (ja) | 1990-01-22 |
Family
ID=15837131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16675588A Pending JPH0217541A (ja) | 1988-07-06 | 1988-07-06 | スタツク方式マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02217925A (ja) * | 1989-02-17 | 1990-08-30 | Toshiba Corp | マイクロプロセッサ |
| JPH03230282A (ja) * | 1990-02-05 | 1991-10-14 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
-
1988
- 1988-07-06 JP JP16675588A patent/JPH0217541A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02217925A (ja) * | 1989-02-17 | 1990-08-30 | Toshiba Corp | マイクロプロセッサ |
| JPH03230282A (ja) * | 1990-02-05 | 1991-10-14 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4206503A (en) | Multiple length address formation in a microprogrammed data processing system | |
| KR940009095B1 (ko) | 데이터 처리시스템 | |
| US8726292B2 (en) | System and method for communication in a multithread processor | |
| US5978910A (en) | Performing pending interrupts or exceptions when interruptible jumps are detected | |
| WO1983001133A1 (en) | Microprocessor with memory having interleaved address inputs and interleaved instruction and data outputs | |
| US4152763A (en) | Control system for central processing unit with plural execution units | |
| US4791560A (en) | Macro level control of an activity switch in a scientific vector processor which processor requires an external executive control program | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| JPH0217541A (ja) | スタツク方式マイクロコンピュータ | |
| US5491826A (en) | Microprocessor having register bank and using a general purpose register as a stack pointer | |
| JPS6290728A (ja) | 割込処理方法 | |
| JPS615357A (ja) | デ−タ処理装置 | |
| KR19990058732A (ko) | 하드웨어 실시간 멀티태스킹 장치 및 방법 | |
| JPH03188530A (ja) | プログラム先取り装置 | |
| US7434039B2 (en) | Computer processor capable of responding with comparable efficiency to both software-state-independent and state-dependent events | |
| JPS6352241A (ja) | マイクロプロセツサ | |
| JPH0298744A (ja) | 割込み処理方式 | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| JP3239042B2 (ja) | マイクロコンピュータ | |
| JPH0535896B2 (ja) | ||
| JPS60164843A (ja) | マイクロコンピユ−タ | |
| JPS62128342A (ja) | メモリアクセス制御方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH041373B2 (ja) | ||
| JPH02173828A (ja) | 割込み処理方式 |