JPS6033714Y2 - サイリスタのサ−ジ抑制装置 - Google Patents
サイリスタのサ−ジ抑制装置Info
- Publication number
- JPS6033714Y2 JPS6033714Y2 JP578177U JP578177U JPS6033714Y2 JP S6033714 Y2 JPS6033714 Y2 JP S6033714Y2 JP 578177 U JP578177 U JP 578177U JP 578177 U JP578177 U JP 578177U JP S6033714 Y2 JPS6033714 Y2 JP S6033714Y2
- Authority
- JP
- Japan
- Prior art keywords
- cooling fin
- gto
- thyristor
- circuit
- surge suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Power Conversion In General (AREA)
- Protection Of Static Devices (AREA)
Description
【考案の詳細な説明】
本考案は素子の転流防乾に生ずるサージを抑制するサー
ジ抑制装置に係り、特にゲートターンオフサイリスタを
適用した装置に好適なサージ抑制装置を提供しようとす
るものである。
ジ抑制装置に係り、特にゲートターンオフサイリスタを
適用した装置に好適なサージ抑制装置を提供しようとす
るものである。
一般にゲートターンオフサイリスク（以下ＧＴＯと略称
する）は通常のサイリスタに比しゲートで０Ｎ−ＯＦＦ
できるものであるので、例えば転流面での考慮をさ程必
要とせずしかもスイッチング周波数を非常に高くとれる
等の優れた特徴を有する事より、パルス幅変調法による
静止形無停電電源装置、高周波インバータ或は交流形、
直流形無整流子電動機等に適用されつつある。
する）は通常のサイリスタに比しゲートで０Ｎ−ＯＦＦ
できるものであるので、例えば転流面での考慮をさ程必
要とせずしかもスイッチング周波数を非常に高くとれる
等の優れた特徴を有する事より、パルス幅変調法による
静止形無停電電源装置、高周波インバータ或は交流形、
直流形無整流子電動機等に適用されつつある。
しかし乍らＧＴＯは通常のサイリスクに比しスイッチン
グ周波数が非常に高いので電流の変化率が大きく、転流
時点で生ずる順電圧上昇率（ｄｖ ／ｄｔ ’１及びそ
のピーク値、並びに順電流上昇率（ｄｖ／ｄｔ）等を効
果的に抑制しないと永久破壊を生ずる様になる。
グ周波数が非常に高いので電流の変化率が大きく、転流
時点で生ずる順電圧上昇率（ｄｖ ／ｄｔ ’１及びそ
のピーク値、並びに順電流上昇率（ｄｖ／ｄｔ）等を効
果的に抑制しないと永久破壊を生ずる様になる。
この様にｄｖ／ｄｔ及びそのピーク値並びにｄｖ／ｄｔ
による影響は通常のサイリスタに比し非常に深刻である
。
による影響は通常のサイリスタに比し非常に深刻である
。
この種転流時点でＧＴＯに印加れるｄｖ／ｄｔ等を抑制
する回路としては一般に第１図に示す如き回路例が適用
されている。
する回路としては一般に第１図に示す如き回路例が適用
されている。
即ちＧＴＯの端子間にコンデンサＣ及び抵抗Ｒ，ダイオ
ードＤより成るサージ抑制回路を接続して、このサージ
抑制回路でｄｖ ／ｄｔ及びそのピーク値を抑制する様
にし、ＧＴＯと直列接続されるリアクトルＬでｄｖ７’
ｄｔ、を抑制する様にしている。
ードＤより成るサージ抑制回路を接続して、このサージ
抑制回路でｄｖ ／ｄｔ及びそのピーク値を抑制する様
にし、ＧＴＯと直列接続されるリアクトルＬでｄｖ７’
ｄｔ、を抑制する様にしている。
この第１図に示すＧＴＯ及びサージ抑制回路を実際の装
置に配置した例を第２図に示す。
置に配置した例を第２図に示す。
第２図でＦは冷却フィンを示しこの冷却フィンとサージ
抑制回路とは従来装置では図示する様に、例えば冷却フ
ィンＦの上部、下部に位置する端部より引き出し線ｌを
引き出して冷却フィンＦとサージ吸収回路とを接続する
様にしている。
抑制回路とは従来装置では図示する様に、例えば冷却フ
ィンＦの上部、下部に位置する端部より引き出し線ｌを
引き出して冷却フィンＦとサージ吸収回路とを接続する
様にしている。
この様な構成の場合に問題となるのはＧＴＯのターンオ
フ時ｄｖ／ｄｔが大きく、しかもスイッチング損失も増
大するので最悪の場合ＧＴＯが破壊する事である。
フ時ｄｖ／ｄｔが大きく、しかもスイッチング損失も増
大するので最悪の場合ＧＴＯが破壊する事である。
これを第３図の波形図を参照し乍ら具体的に述べるに、
ＧＴＯがオン状態てこのＧＴＯにオフゲート電流を供給
してターンオフした場合を想定する。
ＧＴＯがオン状態てこのＧＴＯにオフゲート電流を供給
してターンオフした場合を想定する。
ＧＴＯがターンオフすると主回路の正極側よりコンデン
サＣ→ダイオードＤの経路を通して電流ｉ。
サＣ→ダイオードＤの経路を通して電流ｉ。
が流れ、コンデンサＣは図示極性に略々電源電圧個迄に
チャージされる。
チャージされる。
このコンデンサＣのチャージ電圧がＧＴＯの端子間電圧
となる。
となる。
即ち第３図の波形図でＧＴＯがオフするとＧＴＯを通し
て流れる電流ｉＣは時間の経過と共に急激に零となる。
て流れる電流ｉＣは時間の経過と共に急激に零となる。
この電流ｉｃの減少に見合った電流がコンデンサＣを通
して流れ、コンデンサＣのチャージ電圧、即ちＧＴＯの
端子間電圧ｖｃがコンデンサＣと抵抗Ｒとで決定される
時定数で上昇して行き、遂には略々電源電圧値Ｅｄに達
した時点で一定となる。
して流れ、コンデンサＣのチャージ電圧、即ちＧＴＯの
端子間電圧ｖｃがコンデンサＣと抵抗Ｒとで決定される
時定数で上昇して行き、遂には略々電源電圧値Ｅｄに達
した時点で一定となる。
このターンオフ過程でＧＴＯに脅威となるのはＧＴＯの
端子間電圧Ｖｃのｄｖ／ｄｔで、図示する如（ｄｖ／ｄ
ｔはコンデンサＣのチャージ初期にピーク値イを示す事
である。
端子間電圧Ｖｃのｄｖ／ｄｔで、図示する如（ｄｖ／ｄ
ｔはコンデンサＣのチャージ初期にピーク値イを示す事
である。
この様にｄｖ／ｄｔがピーク値イを呈する理由は第１図
に示すリアクトルＬ１主回路の配線インダクタンス並び
に冷却フィンのインダクタンス等に蓄積されているエネ
ルギーがコンデンサＣに吸収される事によるもので、一
方ＧＴＯを流れる電流ｉｃとＧＴＯに印加される電圧■
。
に示すリアクトルＬ１主回路の配線インダクタンス並び
に冷却フィンのインダクタンス等に蓄積されているエネ
ルギーがコンデンサＣに吸収される事によるもので、一
方ＧＴＯを流れる電流ｉｃとＧＴＯに印加される電圧■
。
とによるスイッチング損失ＷＣは第３図に示す様に非常
に大きな値となっている。
に大きな値となっている。
この種スイッチング損失を軽減する方法として、例えば
従来周知のものとしては引き出し線ｌを撚って磁束の変
化分を相殺させるか又は配線上の浮遊容量を極力少くし
て、配線のみのインダクタンス分を減少する方法がある
。
従来周知のものとしては引き出し線ｌを撚って磁束の変
化分を相殺させるか又は配線上の浮遊容量を極力少くし
て、配線のみのインダクタンス分を減少する方法がある
。
この種方法ではある程度はｄｖ／ｄｔを抑制できるが引
き出し線１を冷却フィンの上下面より引き出す構造とし
ている為に、冷却フィン自体に介在するインダクタンス
によりｄｖ／ｄｔが非常に大きなものとなっている。
き出し線１を冷却フィンの上下面より引き出す構造とし
ている為に、冷却フィン自体に介在するインダクタンス
によりｄｖ／ｄｔが非常に大きなものとなっている。
即ちＧＴＯを流れる電流ｊ ｃの減衰率を１００ＯＡ／
μＳ１冷却フインＦのインダクタンスを０．１μＨとす
ると、第２図の従来回路例ではｏ、ｉμＨｘ １００Ｏ
Ａ／μｓ ＝ １ｏｏｖものｄｖ／ｄｔを誘起する事に
なり、このｄｖ／ ｄｔがＧＴＯに非常に脅威となる。
μＳ１冷却フインＦのインダクタンスを０．１μＨとす
ると、第２図の従来回路例ではｏ、ｉμＨｘ １００Ｏ
Ａ／μｓ ＝ １ｏｏｖものｄｖ／ｄｔを誘起する事に
なり、このｄｖ／ ｄｔがＧＴＯに非常に脅威となる。
本考案はこの点に鑑みて考案されたものであって以下第
４図より第６図に示す各実施例に基づき詳述する。
４図より第６図に示す各実施例に基づき詳述する。
本実施例の特徴とすべき事はサージ吸収回路の引き出し
線１を極力ＧＴＯの近傍より引き出した事を一失特徴と
し、第４図の実施例に於ては先ず引き出し線１を撚って
この引き出し線１を図示する如く、冷却フィンＦの内側
より引き出し極力ＧＴＯに近接して配置する様にしたも
のである。
線１を極力ＧＴＯの近傍より引き出した事を一失特徴と
し、第４図の実施例に於ては先ず引き出し線１を撚って
この引き出し線１を図示する如く、冷却フィンＦの内側
より引き出し極力ＧＴＯに近接して配置する様にしたも
のである。
この様に引き出し線１を冷却フィンの内側つり引き出す
事により、冷却フィンに介在するインダクタンスの影響
を全て除去でき効果的なｄｖ ／ ｄｔの抑制が可能と
なる。
事により、冷却フィンに介在するインダクタンスの影響
を全て除去でき効果的なｄｖ ／ ｄｔの抑制が可能と
なる。
第５図の実施例はサージ抑制回路のダイオードＤの冷却
フィンを、主のＧＴＯの冷却フィンＦに兼用させて構造
上の簡素化を図る様にしたものであって、サージ抑制回
路の引き出し線１は図示する様に冷却フィンＦの側端よ
り取出味しかも極力ＧＴＯに近接して配置する様にして
、ダイオードＤは下部冷却フィンＦの側端に取付けたも
のである。
フィンを、主のＧＴＯの冷却フィンＦに兼用させて構造
上の簡素化を図る様にしたものであって、サージ抑制回
路の引き出し線１は図示する様に冷却フィンＦの側端よ
り取出味しかも極力ＧＴＯに近接して配置する様にして
、ダイオードＤは下部冷却フィンＦの側端に取付けたも
のである。
なおダイオードＤの冷却フィンをＧＴＯの冷却フィンと
兼用して構造上の簡素化を図る場合は、第６図に示す様
に下部冷却フィンＦにＧＴＯと並列配置して、コンデン
サＣの引き出し線１は図示する如く一方は上部冷却フィ
ンＦのＧＴＯ近傍付近より、他方はダイオードＤより直
接引き出してこの引き出し線１を撚ると一層ｄｖ／ｄｔ
抑制の効果が表われる。
兼用して構造上の簡素化を図る場合は、第６図に示す様
に下部冷却フィンＦにＧＴＯと並列配置して、コンデン
サＣの引き出し線１は図示する如く一方は上部冷却フィ
ンＦのＧＴＯ近傍付近より、他方はダイオードＤより直
接引き出してこの引き出し線１を撚ると一層ｄｖ／ｄｔ
抑制の効果が表われる。
なお抵抗Ｒはｄｖ／ｄｔには何ら関係がない為に冷却フ
ィンＦのどの部分へ取付けてもよく、第５図及び第６図
の実施例では冷却フィンＦの側面に取付けた例を示して
いる。
ィンＦのどの部分へ取付けてもよく、第５図及び第６図
の実施例では冷却フィンＦの側面に取付けた例を示して
いる。
この様に本願に於てはサージ吸収回路の引き出し線１を
冷却フィンＦの内側より、しかもＧＴＯに極力近接した
点より引き出す様にすれば配線上のインダクタンスは勿
論の事、冷却フィンに介在するインダクタンスの影響を
も全て除去できるので効果的なｄｖ／ｄｔの抑制を実現
できる訳であるが、これを具体的に示したものが第７図
に示す電圧−電流波形図である。
冷却フィンＦの内側より、しかもＧＴＯに極力近接した
点より引き出す様にすれば配線上のインダクタンスは勿
論の事、冷却フィンに介在するインダクタンスの影響を
も全て除去できるので効果的なｄｖ／ｄｔの抑制を実現
できる訳であるが、これを具体的に示したものが第７図
に示す電圧−電流波形図である。
即ち第６図の実施例の如き構成にすると冷却フィン、引
き出し線等のインダクタンスによる影響を全て除去でき
るものであるから、コンデンサＣのチャージ電圧、即ち
ＧＴＯに印加されるｄｖ／ｄｔの立上り波形は第７図に
示す様に非常にゆるやかなものとなり、しかもリアクタ
ンス等に基因するｄｖ／ｄｔのピーク値も充分に減衰さ
れたものとなっているので、ＧＴＯを通して流れるｉ。
き出し線等のインダクタンスによる影響を全て除去でき
るものであるから、コンデンサＣのチャージ電圧、即ち
ＧＴＯに印加されるｄｖ／ｄｔの立上り波形は第７図に
示す様に非常にゆるやかなものとなり、しかもリアクタ
ンス等に基因するｄｖ／ｄｔのピーク値も充分に減衰さ
れたものとなっているので、ＧＴＯを通して流れるｉ。
とＧＴＯに印加される電圧Ｖｃとによるスイッチング損
失Ｗ。
失Ｗ。
は第７図に示す如く非常に小さなものとなり、これによ
りＧＴＯの永久破壊は完全に防止できるものである。
りＧＴＯの永久破壊は完全に防止できるものである。
以上の様に本考案に於ては、ＧＴＯに印加されるｄｖ／
ｄｔ及びそのピーク値等を抑制するサージ吸収回路の引
き出し線を極力ＧＴＯに近接した所より取出すべく、例
えば一例としてＧＴＯの冷却フィンの内側より取出す構
造としているので以下に示す様に種々の効果を奏すもの
である。
ｄｔ及びそのピーク値等を抑制するサージ吸収回路の引
き出し線を極力ＧＴＯに近接した所より取出すべく、例
えば一例としてＧＴＯの冷却フィンの内側より取出す構
造としているので以下に示す様に種々の効果を奏すもの
である。
■ ｄｖ／ｄｔの主因となす冷却フィンのインダクタン
スの影響を全く除去でき得る構造としている為に、最も
理想的なｄｖ／ｄｔの抑制法が実現できｄｖ／ｄｔ等に
基因する素子の永久破壊は確実に防止できる。
スの影響を全く除去でき得る構造としている為に、最も
理想的なｄｖ／ｄｔの抑制法が実現できｄｖ／ｄｔ等に
基因する素子の永久破壊は確実に防止できる。
■ サージ吸収回路のダイオードの冷却フィンをＧＴＯ
の冷却フィンと兼用させる構造としている為に、構造上
の簡素化が図られコスト面で一層有利となる。
の冷却フィンと兼用させる構造としている為に、構造上
の簡素化が図られコスト面で一層有利となる。
■ 振動負荷等、不安定な回路に於ても効果的なサージ
抑制ができ、特にスイッチング周波数が非常に高い高周
波インバータ等に適用した場合その効果を如何なく発揮
できる。
抑制ができ、特にスイッチング周波数が非常に高い高周
波インバータ等に適用した場合その効果を如何なく発揮
できる。
第１図は代表的なサージ抑制装置を示す回路例、第２図
はそれを具体化した従来の配置例、第３図は従来装置に
よるターンオフ時のＧＴＯ電圧、電流とスイッチング損
失Ｗ。 との関係を示す電圧−電流波形図、第４図は本考案によ
る一実施例を示す具体的配置例、第５図及び第６図は本
考案による他の実施例を示す具体的配置例、第７図は本
実施例によるターンオフ時のＧＴＯ電圧■。 。電流ｉ Ｃとスイッチング損失Ｗ。 との関係を示す電圧−電流波形図。 ＧＴＯはゲートターンオフサイリスタ、Ｃはコンデンサ
、Ｒは抵抗、Ｄはダイオード、Ｆは冷却フィン、１は引
き出し線。
はそれを具体化した従来の配置例、第３図は従来装置に
よるターンオフ時のＧＴＯ電圧、電流とスイッチング損
失Ｗ。 との関係を示す電圧−電流波形図、第４図は本考案によ
る一実施例を示す具体的配置例、第５図及び第６図は本
考案による他の実施例を示す具体的配置例、第７図は本
実施例によるターンオフ時のＧＴＯ電圧■。 。電流ｉ Ｃとスイッチング損失Ｗ。 との関係を示す電圧−電流波形図。 ＧＴＯはゲートターンオフサイリスタ、Ｃはコンデンサ
、Ｒは抵抗、Ｄはダイオード、Ｆは冷却フィン、１は引
き出し線。
Claims (3)
- （１）上部および下部の冷却フィン間にサイリスタ素子
を圧接して形威し、且つコンデンサー抵抗−ダイオード
よりなるサージ抑制回路を引き出し線を介して前記冷却
フィンの近傍に配置して、前記サージ抑制回路でサイリ
スク素子に印加されるｄｖ／ｄｔ又はピーク値を抑制す
るようにしたものに於て、前記引き出し線を、前記上部
冷却フィンの内側及び下部の冷却フィンの内側で、且つ
前記サイリスタ素子に極力近接した部より引き出すよう
にしたことを特徴とするサイリスタのサージ抑制回路。 - （２）上部の冷却フィンの内側及び下部の冷却フィンの
内側よりそれぞれ引き出す引き出し線を、相互により合
わせるようにした実用新案登録請求の範囲第１項記載の
サイリスタのサージ抑制装置。 - （３）サージ抑制回路のダイオードを冷却する冷却フィ
ンを、サイリスタ素子の上部冷却フィン又は下部の冷却
フィンと兼用させ、且つ該フィンの内側にダｆオードを
配置するようにした実用新案登録請求の範囲第１項又は
第２項記載のサイリスタのサージ抑制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP578177U JPS6033714Y2 (ja) | 1977-01-20 | 1977-01-20 | サイリスタのサ−ジ抑制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP578177U JPS6033714Y2 (ja) | 1977-01-20 | 1977-01-20 | サイリスタのサ−ジ抑制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53102358U JPS53102358U (ja) | 1978-08-18 |
| JPS6033714Y2 true JPS6033714Y2 (ja) | 1985-10-07 |
Family
ID=28692560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP578177U Expired JPS6033714Y2 (ja) | 1977-01-20 | 1977-01-20 | サイリスタのサ−ジ抑制装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033714Y2 (ja) |
-
1977
- 1977-01-20 JP JP578177U patent/JPS6033714Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53102358U (ja) | 1978-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101478143B (zh) | 一种保护半导体器件串联运行的有源保护电路 | |
| JP2001016866A (ja) | 多レベル中性点電位固定型電力変換装置 | |
| US6111453A (en) | Power switching device | |
| JPH10210649A (ja) | 電圧形インバータ装置 | |
| JPH0638543A (ja) | サージ電圧抑制装置 | |
| JPS6033714Y2 (ja) | サイリスタのサ−ジ抑制装置 | |
| JPH05161253A (ja) | 半導体電力変換装置のスナバ回路 | |
| JPH0823682A (ja) | サージ電圧抑制装置 | |
| JP4765018B2 (ja) | 電力変換装置 | |
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JP2894402B2 (ja) | 半導体装置 | |
| Beukes et al. | Integrated active snubber for high power IGBT modules | |
| JP2002136153A (ja) | 電力変換装置 | |
| JP2781978B2 (ja) | スイッチング電源 | |
| JPS6059968A (ja) | 制御可能な電子的負荷電流弁のためのエネルギ節減回路 | |
| JPH0317564Y2 (ja) | ||
| JP2000333439A (ja) | スナバ回路及び電力変換装置 | |
| JPH0520992B2 (ja) | ||
| JPS6116794Y2 (ja) | ||
| JPH07111783A (ja) | インバータ装置 | |
| JPS60213272A (ja) | ゲ−トタ−ンオフサイリスタを適用したインバ−タの保護装置 | |
| JPS627783B2 (ja) | ||
| JPH0229825Y2 (ja) | ||
| JPS60106371A (ja) | タ−ンオフサイリスタの保護回路 | |
| JPH0417571A (ja) | 電力変換器 |