JPH0229825Y2 - - Google Patents
Info
- Publication number
- JPH0229825Y2 JPH0229825Y2 JP1982001886U JP188682U JPH0229825Y2 JP H0229825 Y2 JPH0229825 Y2 JP H0229825Y2 JP 1982001886 U JP1982001886 U JP 1982001886U JP 188682 U JP188682 U JP 188682U JP H0229825 Y2 JPH0229825 Y2 JP H0229825Y2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- capacitor
- snubber circuit
- gate turn
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
本考案はゲートターンオフ（GTO）サイリス
タのスナバ回路に関し、特にGTOサイリスタと
スナバ回路の接続構造に関する。
タのスナバ回路に関し、特にGTOサイリスタと
スナバ回路の接続構造に関する。
GTOサイリスタをゲート電流でターンオフさ
せるときのカソード電流（負荷電流）ｉとアノー
ド・カソード間電圧ｖの波形は第１図に示すよう
になる。この電流、電圧において、GTOサイリ
スタのターンオフ時のしや断可能な電流は、電圧
ｖの立上り傾斜dv／dt及び立上り初期に発生す
るスパイク電圧vsに大きく影響される。電圧立上
り傾斜dv／dtは、第２図に示すように、GTOサ
イリスタ１に並列にバイパス用コンデンサ２とダ
イオード３の直列回路と該ダイオードに並列の放
電抵抗４から成るスナバ回路を設けることでサイ
リスタのターンオフ時に主電流をコンデンサ２側
にバイパスさせてdv／dtの抑制を図る。５はゲ
ート回路。スパイク電圧vsは、スナバ回路接続回
路自体が持つインダクタンス及びGTOサイリス
タとの接続リード線のインダクタンスl1、さらに
はダイオード３のターンオン時間の遅れやコンデ
ンサ２の内部インダクタンスによつて発生し、そ
の低減が望まれる。
せるときのカソード電流（負荷電流）ｉとアノー
ド・カソード間電圧ｖの波形は第１図に示すよう
になる。この電流、電圧において、GTOサイリ
スタのターンオフ時のしや断可能な電流は、電圧
ｖの立上り傾斜dv／dt及び立上り初期に発生す
るスパイク電圧vsに大きく影響される。電圧立上
り傾斜dv／dtは、第２図に示すように、GTOサ
イリスタ１に並列にバイパス用コンデンサ２とダ
イオード３の直列回路と該ダイオードに並列の放
電抵抗４から成るスナバ回路を設けることでサイ
リスタのターンオフ時に主電流をコンデンサ２側
にバイパスさせてdv／dtの抑制を図る。５はゲ
ート回路。スパイク電圧vsは、スナバ回路接続回
路自体が持つインダクタンス及びGTOサイリス
タとの接続リード線のインダクタンスl1、さらに
はダイオード３のターンオン時間の遅れやコンデ
ンサ２の内部インダクタンスによつて発生し、そ
の低減が望まれる。
従来のスパイク電圧低減技術としては、第３図
に示すように、平型GTOサイリスタ６のアノー
ドとカソードの両面に面接する接続導体も兼ねた
冷却フイン７，８を導体とし、この冷却フイン
７，８間にダイオード３とコンデンサ２を直列接
続する構造のものが提案されている。ダイオード
３は冷却フイン８に植設してその一端を接続し、
他端はコンデンサ２との間にリード線９で接続
し、コンデンサ２の他端はリード線１０で冷却フ
イン８の端部にねじ止めしている。
に示すように、平型GTOサイリスタ６のアノー
ドとカソードの両面に面接する接続導体も兼ねた
冷却フイン７，８を導体とし、この冷却フイン
７，８間にダイオード３とコンデンサ２を直列接
続する構造のものが提案されている。ダイオード
３は冷却フイン８に植設してその一端を接続し、
他端はコンデンサ２との間にリード線９で接続
し、コンデンサ２の他端はリード線１０で冷却フ
イン８の端部にねじ止めしている。
しかし、この構造は、冷却フイン７，８に大型
のものを必要とする場合にはリード線９，１０の
インダクタンスを極力少なくするも、冷却フイン
７，８が持つインダクタンス分が大きく、即ち第
２図のインダクタンスl1が大きくなつてスパイク
電圧を充分に小さく抑制できない問題があつた。
のものを必要とする場合にはリード線９，１０の
インダクタンスを極力少なくするも、冷却フイン
７，８が持つインダクタンス分が大きく、即ち第
２図のインダクタンスl1が大きくなつてスパイク
電圧を充分に小さく抑制できない問題があつた。
本考案は上記事情に鑑みてなされたもので、平
型サイリスタと冷却フインの面接部の両端部から
スナバ回路のコンデンサ及びダイオードのリード
線を引出す構造により、スナバ回路のインダクタ
ンス分を低減してGTOサイリスタの電流しや断
能力を向上した接続構造を提供することを目的と
する。
型サイリスタと冷却フインの面接部の両端部から
スナバ回路のコンデンサ及びダイオードのリード
線を引出す構造により、スナバ回路のインダクタ
ンス分を低減してGTOサイリスタの電流しや断
能力を向上した接続構造を提供することを目的と
する。
第４図は本考案の一実施例を示し、同図ａには
側面図を、ｂには平面図を示し、GTOサイリス
タ１１のアノード導体１２にラグ端子１３を設
け、カソード導体１４にラグ端子１５を設け、
夫々のラグ端子１３，１５にはスナバ回路のリー
ド線１６，１７を設ける。このリード線１６，１
７が接続されたGTOサイリスタ１１は第５図に
示すように冷却フイン７，８に挾持され、冷却フ
イン８にはダイオード３が植設されると共にリー
ド線１７との接続がなされ、ダイオード３に直列
接続のコンデンサ２の一端はリード線１８に接続
される。
側面図を、ｂには平面図を示し、GTOサイリス
タ１１のアノード導体１２にラグ端子１３を設
け、カソード導体１４にラグ端子１５を設け、
夫々のラグ端子１３，１５にはスナバ回路のリー
ド線１６，１７を設ける。このリード線１６，１
７が接続されたGTOサイリスタ１１は第５図に
示すように冷却フイン７，８に挾持され、冷却フ
イン８にはダイオード３が植設されると共にリー
ド線１７との接続がなされ、ダイオード３に直列
接続のコンデンサ２の一端はリード線１８に接続
される。
本実施例によれば、GTOサイリスタ１１のア
ノード及びカソードとスナバ回路のダイオード及
びコンデンサ２との間の接続に冷却フイン７，８
を介在することなくリード線１６，１７，１８に
よる直接接続になり、冷却フイン７，８が大型に
なる場合にもサイリスタ１１とスナバ回路の空間
的配置が近接し得てリード線１６，１７，１８も
短かいものにしてインダクタンスl1を極力小さく
することができ、GTOサイリスタ１１のターン
オフ時のスパイク電圧を低減してそのしや断能力
を高めることができる。
ノード及びカソードとスナバ回路のダイオード及
びコンデンサ２との間の接続に冷却フイン７，８
を介在することなくリード線１６，１７，１８に
よる直接接続になり、冷却フイン７，８が大型に
なる場合にもサイリスタ１１とスナバ回路の空間
的配置が近接し得てリード線１６，１７，１８も
短かいものにしてインダクタンスl1を極力小さく
することができ、GTOサイリスタ１１のターン
オフ時のスパイク電圧を低減してそのしや断能力
を高めることができる。
本実施例による実験結果では第３図の従来構造
に比して約50％のスパイク電圧低減になつた。具
体的には、1000Aの電流をしや断するのに、4μF
のコンデンサ２を使用したとき、従来構造ではス
パイク電圧vsが約400Vになるのに対して本実施
例では200Vに低減した。
に比して約50％のスパイク電圧低減になつた。具
体的には、1000Aの電流をしや断するのに、4μF
のコンデンサ２を使用したとき、従来構造ではス
パイク電圧vsが約400Vになるのに対して本実施
例では200Vに低減した。
以上のとおり、本考案によれば、平型GTOサ
イリスタとスナバ回路の接続にインダクタンス分
を低減してGTOサイリスタのしや断能力を向上
できる効果がある。
イリスタとスナバ回路の接続にインダクタンス分
を低減してGTOサイリスタのしや断能力を向上
できる効果がある。
第１図はGTOサイリスタのターンオフ時波形
図、第２図はスナバ回路の説明図、第３図は従来
のスナバ回路接続構造図、第４図及び第５図は本
考案の一実施例を示す構造図である。 ２……コンデンサ、３……ダイオード、１１…
…GTOサイリスタ、１２……アノード導体、１
３……ラグ端子、１４……カソード導体、１５…
…ラグ端子、１６，１７……リード線。
図、第２図はスナバ回路の説明図、第３図は従来
のスナバ回路接続構造図、第４図及び第５図は本
考案の一実施例を示す構造図である。 ２……コンデンサ、３……ダイオード、１１…
…GTOサイリスタ、１２……アノード導体、１
３……ラグ端子、１４……カソード導体、１５…
…ラグ端子、１６，１７……リード線。
Claims (1)
- 平型のゲートターンオフサイリスタにその両面
を構成するアノード導体及びカソード導体に夫々
冷却フインを面接させ、該ゲートターンオフサイ
リスタのアノードとカソード間にコンデンサとダ
イオードの直列回路を含むスナバ回路を接続する
ものにおいて、上記ゲートターンオフサイリスタ
のアノード導体及びカソード導体に夫々接続され
た一対のラグ端子と、該一対のラグ端子に夫々一
端が接続され他端が夫々上記コンデンサとダイオ
ードの直列回路に接続された一対のリード線とを
備えたことを特徴とするゲートターンオフサイリ
スタとスナバ回路の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP188682U JPS58105788U (ja) | 1982-01-11 | 1982-01-11 | ゲートターンオフサイリスタとスナバ回路の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP188682U JPS58105788U (ja) | 1982-01-11 | 1982-01-11 | ゲートターンオフサイリスタとスナバ回路の接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58105788U JPS58105788U (ja) | 1983-07-19 |
| JPH0229825Y2 true JPH0229825Y2 (ja) | 1990-08-10 |
Family
ID=30014879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP188682U Granted JPS58105788U (ja) | 1982-01-11 | 1982-01-11 | ゲートターンオフサイリスタとスナバ回路の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105788U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53498A (en) * | 1976-06-25 | 1978-01-06 | Kyoritsu Kk | Chain saw |
-
1982
- 1982-01-11 JP JP188682U patent/JPS58105788U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58105788U (ja) | 1983-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106936298B (zh) | 一种半导体器件、控制方法以及变流器 | |
| CN1056481C (zh) | 电力变换系统 | |
| JP2588506B2 (ja) | 無誘導アノ−ド−カソ−ド接続回路 | |
| JPS6149653A (ja) | 電子切換装置 | |
| US4634891A (en) | Gate turn-off thyristor module | |
| JPH0638543A (ja) | サージ電圧抑制装置 | |
| US5343098A (en) | Snubber circuit for a power semiconductor device | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JPS6240069A (ja) | 電圧形インバ−タの接続構造 | |
| JPH0457249B2 (ja) | ||
| JPS6345009Y2 (ja) | ||
| JPH09213960A (ja) | Ｉｇｂｔとフリーホイーリングダイオードの組合せ構造 | |
| JPH0336220Y2 (ja) | ||
| JPH0122396Y2 (ja) | ||
| JP2604668B2 (ja) | スイッチング回路のスナバー回路 | |
| JPH0336221Y2 (ja) | ||
| CN112234810A (zh) | 一种应用于半桥电路的新型SiC MOSFET振荡抑制电路 | |
| JP3048507B2 (ja) | Ｇｔｏのゲート回路 | |
| JPS6345008Y2 (ja) | ||
| Takahashi et al. | Toward 99% efficiency for transistor inverters | |
| JP4806323B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS6033714Y2 (ja) | サイリスタのサ−ジ抑制装置 | |
| JPH0541562Y2 (ja) | ||
| JPH0223112Y2 (ja) | ||
| JPH0417362A (ja) | スナバユニット |