JPS6035552A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6035552A
JPS6035552A JP58143866A JP14386683A JPS6035552A JP S6035552 A JPS6035552 A JP S6035552A JP 58143866 A JP58143866 A JP 58143866A JP 14386683 A JP14386683 A JP 14386683A JP S6035552 A JPS6035552 A JP S6035552A
Authority
JP
Japan
Prior art keywords
layer
pellet
tin
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58143866A
Other languages
English (en)
Inventor
Akira Suzuki
明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58143866A priority Critical patent/JPS6035552A/ja
Publication of JPS6035552A publication Critical patent/JPS6035552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置、さらには、樹脂封止型の半導体装
置に適用して効果のある技術に関するものである。
［背景技術］ 樹脂封止型の半導体装置においては、リードフレームの
ペレット取り付は部（タブ）」二に半導体ペレットをボ
ンディングし、そのペレットのアルミニウム（Ａｔ）電
極を金（Ａｕ）等のワイヤでリードフレームのインナー
リード部と電気的に接続することが考えられる。また、
ペレソ１−の表面部は内部配線、特にアルミニウム配線
を腐食から保護するため、ファイナルバッジベージラン
としてたとえばＰＳＧ、Ｐ−３ｉＮ、Ｐ−５ｉ０２等の
表面像ｇｆｆ　Ｎを設けている。しかし、ペレットの表
面部にはワイヤボンディング用の電極を形成しなければ
ならず、しかも樹脂封止型半導体装置ではリードフレー
ムと樹脂の間等から水分等が侵入し易いので、このアル
ミニウム電極部を如何にして腐食から保護するかが重要
な課題となる。
そこで、ポンディングパッド部のアルミニウム電極の耐
湿性向上のため、アルミニウム電極の表面に金の被膜を
形成することが本出願人によって提案されている（特開
昭５４−１２８２８０号）。
この従来構造は耐湿性の向上による高信頼性を得るとい
う所期の目的を達成することができるものであることが
確認されているが、金被膜を使用しているためコストが
高くなるという問題がある。
さらにまた、素子のボンディングバンドからのびるワイ
ヤを受け止めるリードフレームのインナーリード部やタ
ブに接着性を向上させるため同様に金や銀等の貴金属の
めっきをすることも考えられるが、やはりコストの上昇
をもたらすという問題がある。
［発明の目的］ 本発明の目的は、低いコストでポンディングパッドの耐
湿性を向上させることのできる半導体装置を提供するこ
とにある。
本発明の他の目的は、リードフレームのコスト低減を実
現する半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ペレットのボンディングバンドの表面を安価
な錫またはその合金で覆うことにより前記目的を達成す
るものである。
また、リードフレームの少なくともワイヤボンディング
領域を安価な錫またはその合金で覆うことにより前記目
的を達成するものである。
［実施例１］ 第１図は本発明の一実施例による半導体装置の断面図、
第２図はその要部の拡大部分断面図である。
この実施例１において、リードフレームｌのタブ２上に
はシリコン（Ｓｔ）等の半導体ペレット３が取り付けら
れている。このペレット３のポンディングパッドは金等
のワイヤ４により、リードフレーム１のインナーリード
部５とボンディングされ、電気的に接続されている。
また、前記ペレット３、ワイヤ４等は樹脂のモールドに
よりパッケージ６の中に封止されている前記ペレット３
のポンディングパッドは第２図に示すように、シリコン
基板７−Ｌのアルミニウム配線８の上に形成したＰ−３
ｉＯまたはＰ−ＳｉＮ等の表面保護Ｍ９の窓開部にクロ
ームＩ’Ｗ１０および銅（またはニッケル）Ｗｌｌｌを
形成し、さらにその上に錫（Ｓ　ｎ）または錫の合金よ
りなる層１２（以下、単に錫層と称する。）を形成した
ものである。
したがって、本実施例では、アルミニウム配線８の電極
部すなわちボンディングバンド部の最上層は錫層１２で
覆われていることになり、ワイヤ４は、この錫層１２の
上にボンディングされる。
それにより、ワイヤ４と錫層１２はそれぞれの材質であ
る金−錫（Ａｕ−３ｎ）の共晶により確実に接続される
。
前記錫層１２はめっき、蒸着、スパツク等の方法で形成
し、その後に化学的処理等で規定の形状にパターニング
することにより作られる。
錫層１２の錫材料はアルミニウムよりもイオン傾向が小
さいので、外部から侵入して来た水分等の腐食性物質に
対して抗力を有し、ポンディングパッドの耐湿性、耐食
性を大ｒｐに向」二させることができる。しかも、錫は
金や銀の如き貴金属よりもはるかに安価であり、コスト
の大中な低減が図られる。
［実施例２コ 第３図は本発明の他の実施例である半導体装置の拡大部
分断面図である。
この実施例２では、リードフレーム１のタブ２のペレッ
ト取り付は面およびインナーリード部５のワイヤボンデ
ィング面に錫または錫の合金よりなる錫層１３をめっき
等で形成した点が実施例１と異なる。
この錫ＪＦｔ１３を設けたことにより、ペレット３の導
電性接着材によるボンディングおよびワイヤ４の熱圧着
ボンディングの接着性能が改善される上に、金や銀の如
き貴金属と比較して非常に安価に半導体装置を形成でき
る。
したがって、本実施例では、ボンディング性能およびボ
ンディングバンドの耐食性の向上に加えて、コストの低
減も相乗的に奏せられる。
［効果］ （１）、ペレットのワイヤボンディング用のポンディン
グパッドの表面に錫または錫の合金の屑を形成したこと
により、低いコストで高い耐湿性を得ることができる。
（２）、リードフレームの少なくともワイヤボンディン
グ領域の上に錫または錫の合金の層を形成したことによ
り、低いコストで良好なボンディング性能を得ることが
できる。
（３）、前記（１）と（２）の組合せにより、耐湿性お
よびボンディング性能が良好な半導体装置を低コストで
得ることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸説しない範囲で種々変更可能
であることはいうまでもない。
たとえば、錫の合金の種類、あるいはポンディングパッ
ドの錫層の下側の中間層の構造等は前記実施例に限定さ
れるものではない。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置の断面図、 第２図はその要部の拡大部分断面図、 第３図は本発明の他の実施例の拡大部分断面図である。 １・・・リードフレーム、２・・・クプ、３・・・ペレ
ット、４・・・ワイヤ、５・・・インナーリード部、６
・・・パンケージ、７・・・シリコン基板、８・・・ア
ルミニウム配線、９・・・表面保護層、１０・・・クロ
ーム層、１１・・・　銅（またはニッケル）層、１２．
１３・・・錫または錫の合金の層。

Claims (1)

  1. 【特許請求の範囲】 １、樹脂封止型の半導体装置において、ペレットのワイ
    ヤボンディング用のポンディングパッドの表面に錫また
    は錫の合金の層を形成したことを特徴とする半導体装置
    。 ２、樹脂封止型の半導体装置において、リードフレーム
    の少な（ともワイヤボンディング領域の上の一部に錫ま
    たは錫の合金の眉を形成したことを特徴とする半導体装
    置。 ３、リードフレーム上に取り付けたペレットのワイヤボ
    ンディング用のポンディングパッドの表面に錫または錫
    の合金の層を形成したことを特徴とする特許端２求の範
    囲第２項記載の半導体装置。
JP58143866A 1983-08-08 1983-08-08 半導体装置 Pending JPS6035552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58143866A JPS6035552A (ja) 1983-08-08 1983-08-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58143866A JPS6035552A (ja) 1983-08-08 1983-08-08 半導体装置

Publications (1)

Publication Number Publication Date
JPS6035552A true JPS6035552A (ja) 1985-02-23

Family

ID=15348808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58143866A Pending JPS6035552A (ja) 1983-08-08 1983-08-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS6035552A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965943A (en) * 1997-10-01 1999-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with bonding pad electrode
WO2000057472A1 (de) * 1999-03-24 2000-09-28 Infineon Technologies Ag Verfahren zum verbinden eines anschlussdrahtes mit einem anschlusskontakt eines integrierten schaltkreises
JP2002373910A (ja) * 2000-09-12 2002-12-26 Rohm Co Ltd 半導体装置
ITTO20120374A1 (it) * 2012-04-27 2013-10-28 St Microelectronics Srl Struttura a semiconduttore con regioni conduttive a bassa temperatura di fusione e metodo per riparare una struttura a semiconduttore
JP2018067680A (ja) * 2016-10-21 2018-04-26 国立研究開発法人産業技術総合研究所 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965943A (en) * 1997-10-01 1999-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with bonding pad electrode
WO2000057472A1 (de) * 1999-03-24 2000-09-28 Infineon Technologies Ag Verfahren zum verbinden eines anschlussdrahtes mit einem anschlusskontakt eines integrierten schaltkreises
JP2002373910A (ja) * 2000-09-12 2002-12-26 Rohm Co Ltd 半導体装置
ITTO20120374A1 (it) * 2012-04-27 2013-10-28 St Microelectronics Srl Struttura a semiconduttore con regioni conduttive a bassa temperatura di fusione e metodo per riparare una struttura a semiconduttore
US9318313B2 (en) 2012-04-27 2016-04-19 Stmicroelectronics S.R.L. Semiconductor structure with low-melting-temperature conductive regions, and method of repairing a semiconductor structure
JP2018067680A (ja) * 2016-10-21 2018-04-26 国立研究開発法人産業技術総合研究所 半導体装置

Similar Documents

Publication Publication Date Title
US5530284A (en) Semiconductor leadframe structure compatible with differing bond wire materials
JPH0612796B2 (ja) 半導体装置
US7656048B2 (en) Encapsulated chip scale package having flip-chip on lead frame structure
JP3217624B2 (ja) 半導体装置
JP2018061018A (ja) 半導体装置
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS6035552A (ja) 半導体装置
JPS6342859B2 (ja)
JP2002064173A (ja) 半導体の外形の小さなノーリード・リードフレームの予備めっき
JPS6232622B2 (ja)
JPS59219948A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPS62296528A (ja) 樹脂封止型半導体装置
JPH08115941A (ja) 半導体装置
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH07135203A (ja) 半導体装置
JPS5925256A (ja) 半導体装置
JPH03169057A (ja) 半導体装置
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JPS6129139A (ja) 半導体装置
KR200295664Y1 (ko) 적층형반도체패키지
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPH0625004Y2 (ja) 集積回路
JPS60119765A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム