JPH0217864A - Ｐｗｍパルス発生装置 - Google Patents
Ｐｗｍパルス発生装置Info
- Publication number
- JPH0217864A JPH0217864A JP63165053A JP16505388A JPH0217864A JP H0217864 A JPH0217864 A JP H0217864A JP 63165053 A JP63165053 A JP 63165053A JP 16505388 A JP16505388 A JP 16505388A JP H0217864 A JPH0217864 A JP H0217864A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- phase
- pulse
- calculating
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば電圧形インバータを制御するための
パルス幅変調（ＰＷＭ）信号を発生するＰＷＭパルス発
生装置に関する。
パルス幅変調（ＰＷＭ）信号を発生するＰＷＭパルス発
生装置に関する。
従来、ＰＷＭパルス発生装置としては、電圧指令（基準
信号）および６角波信号（変調信号）ともにアナログ信
号を用い、その大小比較をアナログコンパレータによっ
て実現しているものが多い。
信号）および６角波信号（変調信号）ともにアナログ信
号を用い、その大小比較をアナログコンパレータによっ
て実現しているものが多い。
第３図にか〜る従来例を示す。なお、同図において、１
はプロセッサ（ＣＰＵ）、２はデータバス、３．３Ａは
ラッチ回路、４はカウンタ、５は関数発生器（ＰＲＯＭ
）、６，６Ａはディジタル／アナリグ（Ｄ／Ａ）コンバ
ータ、７は６角波発振器、８はコンパレータである。
はプロセッサ（ＣＰＵ）、２はデータバス、３．３Ａは
ラッチ回路、４はカウンタ、５は関数発生器（ＰＲＯＭ
）、６，６Ａはディジタル／アナリグ（Ｄ／Ａ）コンバ
ータ、７は６角波発振器、８はコンパレータである。
ＣＰＵ１からデータバス２へ電圧の大きさＶと周波数指
令ｆが出力され、それぞれラッチ回路３゜６Ａにラッチ
される。周波数指令ｆはインバータ周波数ｆ１に比例し
た値であり、これはカウンタ４によシ積分されて電圧ベ
クトルの位相信号θとなる。このθはＦＲＯＭ（プログ
ラマブルＲＯＭ）などに代表される関数発生器５によシ
、大きさが単位量の３相の基準信号に変換され、後段に
接続されたＤ／Ａコンバータ６にてＤ／Ａコンバータ６
人の出力である電圧Ｖと乗算され、大きさが可変の電圧
指令Ｖ となる。一方、３角波は通常の発振器７によυ
生成し、これと電圧指令Ｖ＊とがコンパレータ８によシ
比較され、その出力がパルス幅変調信号となる。
令ｆが出力され、それぞれラッチ回路３゜６Ａにラッチ
される。周波数指令ｆはインバータ周波数ｆ１に比例し
た値であり、これはカウンタ４によシ積分されて電圧ベ
クトルの位相信号θとなる。このθはＦＲＯＭ（プログ
ラマブルＲＯＭ）などに代表される関数発生器５によシ
、大きさが単位量の３相の基準信号に変換され、後段に
接続されたＤ／Ａコンバータ６にてＤ／Ａコンバータ６
人の出力である電圧Ｖと乗算され、大きさが可変の電圧
指令Ｖ となる。一方、３角波は通常の発振器７によυ
生成し、これと電圧指令Ｖ＊とがコンパレータ８によシ
比較され、その出力がパルス幅変調信号となる。
第３図にその動作波形例を示す。同図（イ）はコンパレ
ータ８にて比較される電圧指令ｖ１と３角波信号とを示
し、同図（ロ）はその比較結果であるＰＷＭ信号を示す
。
ータ８にて比較される電圧指令ｖ１と３角波信号とを示
し、同図（ロ）はその比較結果であるＰＷＭ信号を示す
。
このような装置は原理が簡単なため実用的ではあるが、
最終出力がパルス（ディジタル量）であるにもか〜わら
ず、−旦アナログ量に変換しアナログコンパレータにて
パルスに変換するようにしているため、コスト増や演算
精度の低下などの問題が生じる。
最終出力がパルス（ディジタル量）であるにもか〜わら
ず、−旦アナログ量に変換しアナログコンパレータにて
パルスに変換するようにしているため、コスト増や演算
精度の低下などの問題が生じる。
したがって、この発明は構成が簡単で精度良くパルス幅
を演算し得るＰＷＭパルス発生装置を提供することを目
的とする。
を演算し得るＰＷＭパルス発生装置を提供することを目
的とする。
プロセッサと、変調信号である６角波の位相００度、１
８０度のタイミングでそれぞれパルスを発生する第１の
カウンタと、位相の９０度、２７０度のタイミングでそ
れぞれパルスを発生する第２のカウンタと、パルス幅を
カウントする第３のカウンタとを有し、前記プロセッサ
は第１カウンタから割れ込み信号を受ける毎にその時点
の電圧ベクトルの位相を読み取って電圧の大きさ１周波
数指令を演算する一方、該電圧の大きさ、同波数指令か
ら３角波の１／４同期後の電圧瞬時値を演算するとメも
に、その値に相当するパルス幅を演算して前記第３カウ
ンタに設定し、前記第２カウンタからの出力をトリガと
して該第３カウンタを動作させてパルス幅を演算する。
８０度のタイミングでそれぞれパルスを発生する第１の
カウンタと、位相の９０度、２７０度のタイミングでそ
れぞれパルスを発生する第２のカウンタと、パルス幅を
カウントする第３のカウンタとを有し、前記プロセッサ
は第１カウンタから割れ込み信号を受ける毎にその時点
の電圧ベクトルの位相を読み取って電圧の大きさ１周波
数指令を演算する一方、該電圧の大きさ、同波数指令か
ら３角波の１／４同期後の電圧瞬時値を演算するとメも
に、その値に相当するパルス幅を演算して前記第３カウ
ンタに設定し、前記第２カウンタからの出力をトリガと
して該第３カウンタを動作させてパルス幅を演算する。
変調信号である３角波の０度、１８０度の位相でプロセ
ッサに割れ込みを掛けて１／４周期後の電圧値を演算し
、この値からパルス幅を求め、これをカウンタに設定し
てディジタルでパルス幅変調を行うことにより、精度良
＜ＰＷＭパルスを発生し得るようにする。
ッサに割れ込みを掛けて１／４周期後の電圧値を演算し
、この値からパルス幅を求め、これをカウンタに設定し
てディジタルでパルス幅変調を行うことにより、精度良
＜ＰＷＭパルスを発生し得るようにする。
第１図はこの発明の実施例を示すブロック図である。デ
ータバス２には、プロセッサ（ＣＰＵ）１、周波数指令
をラッチするラッチ回路１１Ａ、この周波数指令から位
相θを演算するカウンタ１２Ａ、位相をラッチするラッ
チ回路１１Ｂ、５角波位相９０°、１８０°のタイミン
グ信号を出力するカウンタ１２Ｂ、この信号を入力とし
てＣＰＵ１に割シ込みを掛ける割込回路１３、出力パル
スを演算するカウンタ１２Ｃ，３角波位相の９０゜２７
０°のタイミングで信号を出力するカウンタ１２Ｄ、カ
ウンタ１２Ｃの出力パルスを入力として出力がトグル状
態に変化するフリップフロップ１４等が接続されている
。
ータバス２には、プロセッサ（ＣＰＵ）１、周波数指令
をラッチするラッチ回路１１Ａ、この周波数指令から位
相θを演算するカウンタ１２Ａ、位相をラッチするラッ
チ回路１１Ｂ、５角波位相９０°、１８０°のタイミン
グ信号を出力するカウンタ１２Ｂ、この信号を入力とし
てＣＰＵ１に割シ込みを掛ける割込回路１３、出力パル
スを演算するカウンタ１２Ｃ，３角波位相の９０゜２７
０°のタイミングで信号を出力するカウンタ１２Ｄ、カ
ウンタ１２Ｃの出力パルスを入力として出力がトグル状
態に変化するフリップフロップ１４等が接続されている
。
以下、第２図も参照して動作を説明する。
カウンタ１２Ｂは第２図（イ）の如く動作し、３角波の
０°、１８０°毎にＣＰＵ１に割れ込みが掛かるため（
第２図（ロ）参照）、ＣＰＵ１は第２図（・・）の如く
所定のパルス演算を行い、この値をカウンタ１２Ｃに第
２図（ニ）の如く設定する。パルス演算については後述
する。これによシ、カウンタ１２Ｃは第２図（す）の如
く示されるカウンタ１２Ｄの出力により第２図（ホ）の
如く動作を開始し、設定された時間ｔ。後に第２図（へ
）の如くパルスを出力するので、フリップフロップ１４
の状態が第２図（ト）の如く変化する。
０°、１８０°毎にＣＰＵ１に割れ込みが掛かるため（
第２図（ロ）参照）、ＣＰＵ１は第２図（・・）の如く
所定のパルス演算を行い、この値をカウンタ１２Ｃに第
２図（ニ）の如く設定する。パルス演算については後述
する。これによシ、カウンタ１２Ｃは第２図（す）の如
く示されるカウンタ１２Ｄの出力により第２図（ホ）の
如く動作を開始し、設定された時間ｔ。後に第２図（へ
）の如くパルスを出力するので、フリップフロップ１４
の状態が第２図（ト）の如く変化する。
次に、パルス演算について第３図を参照して説明する。
なお、第３図はＣＰＵの動作を説明するためのフローチ
ャートである。
ャートである。
先ず、割シ込みが掛かると、ＣＰＵ１はカウンタ１２Ａ
の後段にあるラッチ回路１１Ｂに、電圧ベクトルの位相
θを読みに行く（■ε照）。ラッチ回路１１Ｂは割れ込
み信号をトリガとしてカウンタ１２Ａの出力をラッチし
ているため、ＣＰＵ１は割れ込み時点の電圧位相θ１．
を知ることができる。ＣＰＵ１は電圧の大きさ■、イン
バータ局波数指令ω（＝２πｆ）をソフト的に演算する
と〜もに、この■、ωを用いて次の（１）式によシ３相
電圧指令ｖａ”ｂ”ｃを演算する（■珍魚）。
の後段にあるラッチ回路１１Ｂに、電圧ベクトルの位相
θを読みに行く（■ε照）。ラッチ回路１１Ｂは割れ込
み信号をトリガとしてカウンタ１２Ａの出力をラッチし
ているため、ＣＰＵ１は割れ込み時点の電圧位相θ１．
を知ることができる。ＣＰＵ１は電圧の大きさ■、イン
バータ局波数指令ω（＝２πｆ）をソフト的に演算する
と〜もに、この■、ωを用いて次の（１）式によシ３相
電圧指令ｖａ”ｂ”ｃを演算する（■珍魚）。
Ｙ −ＶＣＯ３（θ丁＋ ωＪ ｔ ）■ｂ＝ｖｃＯ
５（θ１＋ωΔｔ−２ｆｆ／３）Ｖ −ＶＣＯ３（θ
１＋ωΔｔ＋２π／３）・・・・・・（１） こ−に、Δｔは３角波の１／４８期の時間で心り、第２
図にも示されている。なお、（１）式の３角関数直は、
テーブル参照方式により容易に求めることができる。ま
た、３角波は９０°〜２７０゜２７０°〜９０°区間で
は位相に対して大きさが比例関係となっていて、（１）
式の電圧指令とカウンター２Ｃへの設定値とは第４図の
ような関係になるので、こ〜ではか〜る関係を利用して
カウンター２Ｃへの設定値を求めることへする（■参照
）。
５（θ１＋ωΔｔ−２ｆｆ／３）Ｖ −ＶＣＯ３（θ
１＋ωΔｔ＋２π／３）・・・・・・（１） こ−に、Δｔは３角波の１／４８期の時間で心り、第２
図にも示されている。なお、（１）式の３角関数直は、
テーブル参照方式により容易に求めることができる。ま
た、３角波は９０°〜２７０゜２７０°〜９０°区間で
は位相に対して大きさが比例関係となっていて、（１）
式の電圧指令とカウンター２Ｃへの設定値とは第４図の
ような関係になるので、こ〜ではか〜る関係を利用して
カウンター２Ｃへの設定値を求めることへする（■参照
）。
このとき、動作を確実にするため、第４図の如く正側、
負側の最大値近傍にリミット匝を設けるようにする。
負側の最大値近傍にリミット匝を設けるようにする。
このように、アルゴリズムが極めて簡単で、３角波の１
／４周期で光分に演算が可能である。また、ディジタル
シグナルプロセッサＣＤ５Ｐ）などの高速演算素子を用
いれば、変調周波数が数に１１ｚの場合でも演算が可能
である。
／４周期で光分に演算が可能である。また、ディジタル
シグナルプロセッサＣＤ５Ｐ）などの高速演算素子を用
いれば、変調周波数が数に１１ｚの場合でも演算が可能
である。
この発明によれば、ＰＷＭパルスの演算をディジタル処
理だけで行うようにしたので、演算精度が向上するだけ
でなく、ハード構成が簡単でコストが低減する利点が得
られる。
理だけで行うようにしたので、演算精度が向上するだけ
でなく、ハード構成が簡単でコストが低減する利点が得
られる。
第１図はこの発明の実施例を示すブロック図、第２図は
七の動作を説明するための波形図、第３図はＣＰＵの動
作を説明するだめのフローチャート、第４図は電圧指令
とカウンタ設定値との関係例を示すフラグ、第３図はＰ
ＷＭパルス発生装置の従来例を示すブロック図、第３図
はその動作を説明するための波形図である。 符号説明 １・・・・・・プロセッサ（ＣＰＵ）、２・・・・・・
データバス、３．３Ａ、１１Ａ、１１Ｂ・・四ラッチ回
路、４．１２Ａ、１２Ｂ、１２Ｃ，１２Ｄ・・・・・・
カウンタ、５・・・・・・関数発生器（ＰＲＯＭ）、６
，６Ａ・・・・・・Ｄ／Ａコンバータ、７・・・・・・
３角波発振器、８・・・・・・コンパレータ、１６・・
・・・・割込回Ｍ、１４・・曲フリップフロップ。 １１ 図 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 ′Ｒ３ズ に４ ズ 第３図 ６ ｇ
七の動作を説明するための波形図、第３図はＣＰＵの動
作を説明するだめのフローチャート、第４図は電圧指令
とカウンタ設定値との関係例を示すフラグ、第３図はＰ
ＷＭパルス発生装置の従来例を示すブロック図、第３図
はその動作を説明するための波形図である。 符号説明 １・・・・・・プロセッサ（ＣＰＵ）、２・・・・・・
データバス、３．３Ａ、１１Ａ、１１Ｂ・・四ラッチ回
路、４．１２Ａ、１２Ｂ、１２Ｃ，１２Ｄ・・・・・・
カウンタ、５・・・・・・関数発生器（ＰＲＯＭ）、６
，６Ａ・・・・・・Ｄ／Ａコンバータ、７・・・・・・
３角波発振器、８・・・・・・コンパレータ、１６・・
・・・・割込回Ｍ、１４・・曲フリップフロップ。 １１ 図 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 ′Ｒ３ズ に４ ズ 第３図 ６ ｇ
Claims (1)
- 【特許請求の範囲】 プロセッサと、 変調信号である３角波の位相の０度、１８０度のタイミ
ングでそれぞれパルスを発生する第１のカウンタと、 位相の９０度、２７０度のタイミングでそれぞれパルス
を発生する第２のカウンタと、 パルス幅をカウントする第３のカウンタと、を有し、前
記プロセッサは第１カウンタから割れ込み信号を受ける
毎にその時点の電圧ベクトルの位相を読み取つて電圧の
大きさ、周波数指令を演算する一方、該電圧の大きさ、
周波数指令から３角波の１／４周期後の電圧瞬時値を演
算するとゝもに、その値に相当するパルス幅を演算して
前記第３カウンタに設定し、前記第２カウンタからの出
力をトリガとして該第３カウンタを動作させてパルス幅
を演算することを特徴とするＰＷＭパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165053A JPH0217864A (ja) | 1988-07-04 | 1988-07-04 | Ｐｗｍパルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165053A JPH0217864A (ja) | 1988-07-04 | 1988-07-04 | Ｐｗｍパルス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217864A true JPH0217864A (ja) | 1990-01-22 |
Family
ID=15804942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63165053A Pending JPH0217864A (ja) | 1988-07-04 | 1988-07-04 | Ｐｗｍパルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217864A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202022100524U1 (de) | 2022-01-31 | 2022-02-08 | Ekkehard Domning | Geländegängige Schubkarre |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147231A (ja) * | 1982-02-26 | 1983-09-02 | Hitachi Ltd | パルス幅変調信号発生装置 |
| JPS6166571A (ja) * | 1984-09-07 | 1986-04-05 | Yaskawa Electric Mfg Co Ltd | サイリスタ・インバ−タのゲ−トパルス制御装置 |
-
1988
- 1988-07-04 JP JP63165053A patent/JPH0217864A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147231A (ja) * | 1982-02-26 | 1983-09-02 | Hitachi Ltd | パルス幅変調信号発生装置 |
| JPS6166571A (ja) * | 1984-09-07 | 1986-04-05 | Yaskawa Electric Mfg Co Ltd | サイリスタ・インバ−タのゲ−トパルス制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202022100524U1 (de) | 2022-01-31 | 2022-02-08 | Ekkehard Domning | Geländegängige Schubkarre |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4955196B2 (ja) | 交流信号測定装置 | |
| JPH0217864A (ja) | Ｐｗｍパルス発生装置 | |
| JP2003088131A (ja) | Ｐｗｍ回路およびこのｐｗｍ回路を用いたインバータ装置 | |
| JP2679307B2 (ja) | Ｐｗｍパルス発生方法 | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JPH06189578A (ja) | 電圧形多相ｐｗｍインバータの制御装置 | |
| JPH07225250A (ja) | 位相検出装置 | |
| JPS58198165A (ja) | Ｐｗｍ変換器の電流検出方法 | |
| KR0160728B1 (ko) | 위상 검출방법 및 회로 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP2539170B2 (ja) | 電流検出方法と装置 | |
| Jumaa et al. | PWM inverter with digital microcontroller for speed control applications | |
| JPH10112982A (ja) | 三相ｐｗｍ波形発生装置 | |
| JP3201437B2 (ja) | 波形発生器のトリガ同期化回路 | |
| Rumpel et al. | Digital Demodulation of a Space Vector Modulated Three-Phase Pulse-Width Signal | |
| Bakar et al. | Design of fpga-based spwm single phase full-bridge inverter | |
| JPH05316738A (ja) | インバータ制御回路 | |
| JP2655165B2 (ja) | 同期インバータの同期方法、同期信号発生回路および同期インバータ装置 | |
| JPH01301183A (ja) | 単相交流信号検出装置 | |
| JPS6091870A (ja) | インバ−タのｐｗｍ信号発生方法 | |
| JPS63294265A (ja) | インバ−タのパルス幅変調回路 | |
| JP3131975B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| JPH1094262A (ja) | 電圧型自励式変換装置 | |
| JPH0638086B2 (ja) | 電流検出方法と装置 | |
| JPH0530770U (ja) | デジタルオシロスコープ |