JPS6035821B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6035821B2 JPS6035821B2 JP50072593A JP7259375A JPS6035821B2 JP S6035821 B2 JPS6035821 B2 JP S6035821B2 JP 50072593 A JP50072593 A JP 50072593A JP 7259375 A JP7259375 A JP 7259375A JP S6035821 B2 JPS6035821 B2 JP S6035821B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- wiring
- layer
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造に於ける写真触刻工程で電子
線照射技術を用いた場合、そこで触刻用に用いた電子線
レジストをそのまま絶縁物として利用する事により工程
の短縮を計り、又微細加工技術を利用する方法に関する
ものである。
線照射技術を用いた場合、そこで触刻用に用いた電子線
レジストをそのまま絶縁物として利用する事により工程
の短縮を計り、又微細加工技術を利用する方法に関する
ものである。
半導体装置の製造に用いて来られたフオトレジストは、
耐薬品（無機系の酸）性にはすぐれているが、耐熱性、
耐湿性等で劣り、単に写真蝕刻工程に於てのみ使われ得
て、半導体装置の構成材料とはなり得ない。
耐薬品（無機系の酸）性にはすぐれているが、耐熱性、
耐湿性等で劣り、単に写真蝕刻工程に於てのみ使われ得
て、半導体装置の構成材料とはなり得ない。
その為酸化シリコン等を絶縁物として用い、又電極窓の
微小化、配線間隔の微細化に伴い、蝕刻は高度の技術が
要求されたレジストも又一層困難な使用条件に耐えなけ
ればならない。本発明はこの欠点を改良し、工程短縮を
し且つ微細加工を可能ならしめる事を目的とする。
微小化、配線間隔の微細化に伴い、蝕刻は高度の技術が
要求されたレジストも又一層困難な使用条件に耐えなけ
ればならない。本発明はこの欠点を改良し、工程短縮を
し且つ微細加工を可能ならしめる事を目的とする。
この目的は、本発明によれば電子線レジストを写真蝕刻
工程に用いたあとそのまま絶縁物として残す事により達
成される。更に電子線で感光させる場合、光と異り、加
速電圧によっては、アルミニウム等の配線用金属膜を透
過してその下に敷かれた電子線レジストを感光させる事
も可能である。
工程に用いたあとそのまま絶縁物として残す事により達
成される。更に電子線で感光させる場合、光と異り、加
速電圧によっては、アルミニウム等の配線用金属膜を透
過してその下に敷かれた電子線レジストを感光させる事
も可能である。
その実施例を図によって説明する。第１図は１が半導体
基板で、２はェミッター等電極形成を必要とする場所で
あり、第２図ではすでに一層目の電極配線が終ったあと
の電極の断面図を簡略化して示してある。
基板で、２はェミッター等電極形成を必要とする場所で
あり、第２図ではすでに一層目の電極配線が終ったあと
の電極の断面図を簡略化して示してある。
即ち３が配線断面である。第１図、第２図に示された場
合、或は更に第３層目の配線に於ける場合も同じ方式が
適用できるので、以後の工程は第１図を用いて説明する
。第１図に示された構造の上に、当該電子線レジスト４
を塗布し、電極形成に必要な箇所をレジストのみ蝕刻す
る。然る後、アルミニウム等電極層を蒸着等で作り、写
真蝕刻を行って配線パターンを形成する（第３図）。
合、或は更に第３層目の配線に於ける場合も同じ方式が
適用できるので、以後の工程は第１図を用いて説明する
。第１図に示された構造の上に、当該電子線レジスト４
を塗布し、電極形成に必要な箇所をレジストのみ蝕刻す
る。然る後、アルミニウム等電極層を蒸着等で作り、写
真蝕刻を行って配線パターンを形成する（第３図）。
そのあと電極配線の形状を保つのに必要の場所のみ電子
線レジストが残る様に電極の上から電子線を照射し、第
４図で示された如く不要な部分６を取り除く。これによ
り電子線レジストが有する誘電率で定まる配線容量が大
中に縮少され素子動作の高速化に寄与する。
線レジストが残る様に電極の上から電子線を照射し、第
４図で示された如く不要な部分６を取り除く。これによ
り電子線レジストが有する誘電率で定まる配線容量が大
中に縮少され素子動作の高速化に寄与する。
以上述べた如く、本発明の半導体装置の製造方法によれ
ば微細加工、工程の短縮、配線容量の減少による素子動
作の高速化等を達成する事ができる。
ば微細加工、工程の短縮、配線容量の減少による素子動
作の高速化等を達成する事ができる。
第１図乃至第４図は本発明の方法を示す図で、第１図は
所定の接合を形成した半導体基板の断面図、第２図はこ
の基板に一層目の配線を施したときの断面図、第３図は
層間絶縁用の電子線レジストを塗布し、電極窓あげを行
ない、配線パターンを形成したときの断面図、第４図は
電子線露光を行なって不要な電子線レジストを除去した
ときの基板の断面図である。 図中、１は半導体基板、２は電極を設けるべき領域、３
は一層目配線、４は電子線レジスト、５は上部配線、６
はしジスト除去部分である。 オ１図オ２図 才３図 矛ム図
所定の接合を形成した半導体基板の断面図、第２図はこ
の基板に一層目の配線を施したときの断面図、第３図は
層間絶縁用の電子線レジストを塗布し、電極窓あげを行
ない、配線パターンを形成したときの断面図、第４図は
電子線露光を行なって不要な電子線レジストを除去した
ときの基板の断面図である。 図中、１は半導体基板、２は電極を設けるべき領域、３
は一層目配線、４は電子線レジスト、５は上部配線、６
はしジスト除去部分である。 オ１図オ２図 才３図 矛ム図
Claims (1)
- １ 感電子線材料層を半導体基板上に形成した後、上記
感電子線材料層上に導体層を被着しパターニングした配
線層を形成し、次いで上記配線層の上から電子線を照射
して上記配線層下に上記感電子線材料層を部分的に残留
させる工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50072593A JPS6035821B2 (ja) | 1975-06-14 | 1975-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50072593A JPS6035821B2 (ja) | 1975-06-14 | 1975-06-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51148369A JPS51148369A (en) | 1976-12-20 |
| JPS6035821B2 true JPS6035821B2 (ja) | 1985-08-16 |
Family
ID=13493839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50072593A Expired JPS6035821B2 (ja) | 1975-06-14 | 1975-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035821B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644729U (ja) * | 1987-06-29 | 1989-01-12 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130192Y2 (ja) * | 1976-11-02 | 1986-09-04 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934018A (ja) * | 1972-07-31 | 1974-03-29 |
-
1975
- 1975-06-14 JP JP50072593A patent/JPS6035821B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644729U (ja) * | 1987-06-29 | 1989-01-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51148369A (en) | 1976-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4136434A (en) | Fabrication of small contact openings in large-scale-integrated devices | |
| JPS6355208B2 (ja) | ||
| JP3684433B2 (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
| JPS6035821B2 (ja) | 半導体装置の製造方法 | |
| US3695955A (en) | Method of manufacturing an electric device e.g. a semiconductor device | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| US4939071A (en) | Method for forming low resistance, sub-micrometer semiconductor gate structures | |
| JPS6148771B2 (ja) | ||
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JP2002025935A (ja) | 導体部材形成方法、パターン形成方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPS61121473A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPS5843540A (ja) | 半導体装置の配線形成方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| JPS6242523A (ja) | 半導体装置の製造方法 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR100281269B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| DE2554450A1 (de) | Verfahren zur herstellung einer integrierten schaltung | |
| KR910001193B1 (ko) | 반도체 장치의 제조방법 | |
| JPS62200732A (ja) | 半導体装置の製造方法 | |
| JPH01304457A (ja) | パターン形成方法 |