JPS6242523A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6242523A JPS6242523A JP18228985A JP18228985A JPS6242523A JP S6242523 A JPS6242523 A JP S6242523A JP 18228985 A JP18228985 A JP 18228985A JP 18228985 A JP18228985 A JP 18228985A JP S6242523 A JPS6242523 A JP S6242523A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- resist
- hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造においてコンタクトホールを形成する
際に、コンタクトホールの寸法制御性を改善する方法で
ある。
際に、コンタクトホールの寸法制御性を改善する方法で
ある。
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、半導体基板表面に形成された絶縁膜にコ
ンタクトホールを形成しそこに電極を設けるに際して、
コンタクトホールを寸法制御性よく形成する方法に関す
るものである。
詳しく言えば、半導体基板表面に形成された絶縁膜にコ
ンタクトホールを形成しそこに電極を設けるに際して、
コンタクトホールを寸法制御性よく形成する方法に関す
るものである。
半導体基板と接続（コンタクト）をとる方法を第２図を
参照して説明すると、同図（ａ）に示される如く半導体
基板２１の表面に形成された絶縁膜２２上にホトレジス
ト （以下レジストという）の膜２３を形成し、レジス
ト膜２３を図示の如くにパターニングして現像後に残っ
たレジストをマスクにして絶縁膜２２の斜線を付した部
分をエツチングして除去するとコンタクトホール２４が
形成される。次いで同図ｆｂ）に示される如くに［２５
を被着し、コンタクトホール２４をＡｌで埋めて基板と
のコンタクトをとる。コンタクトホールは平面図で見る
と直径が例えば１．５〜２．０μｍの円形の穴である。
参照して説明すると、同図（ａ）に示される如く半導体
基板２１の表面に形成された絶縁膜２２上にホトレジス
ト （以下レジストという）の膜２３を形成し、レジス
ト膜２３を図示の如くにパターニングして現像後に残っ
たレジストをマスクにして絶縁膜２２の斜線を付した部
分をエツチングして除去するとコンタクトホール２４が
形成される。次いで同図ｆｂ）に示される如くに［２５
を被着し、コンタクトホール２４をＡｌで埋めて基板と
のコンタクトをとる。コンタクトホールは平面図で見る
と直径が例えば１．５〜２．０μｍの円形の穴である。
従って、第２図ｆａｌに見てコンタクトホール２４の横
方向寸法は１．５〜２．０μｍのものとなる。
方向寸法は１．５〜２．０μｍのものとなる。
上記した絶縁膜２２のエツチングは異方性エツチングで
あり、レジスト膜２３のパターンの通りの真直ぐに立っ
たコンタクトホールが作られるのであるが、このような
コンタクトホールにＡＩ！を被着すると、 Ａｌは第２
図ｆｂ）に示されるように堆積し、部分２５ａで不連続
線が形成され、そこで断線するおそれがある。
あり、レジスト膜２３のパターンの通りの真直ぐに立っ
たコンタクトホールが作られるのであるが、このような
コンタクトホールにＡＩ！を被着すると、 Ａｌは第２
図ｆｂ）に示されるように堆積し、部分２５ａで不連続
線が形成され、そこで断線するおそれがある。
このようなコンタクトホールにおける八２のカバレッジ
（密着性）の問題点を改善するために第３図に示される
コンタクトホールの形成方法が開発された。第３図を参
照すると、前記した場合と同様に半導体基板２Ｉ上の絶
縁膜２２の上にレジスト膜２３を形成しそれを同図（ａ
）に示す如くにパターニングし、最初等方性エツチング
で同図（ｂ）に示す如く絶縁膜２２の膜厚の半分程度を
エツチングし、次いで異方性エツチングで絶縁膜２２の
残りの部分をエツチングすると、同図（Ｃ）に示される
如くレジスト１１ｆｆのパターンと同じ幅のコンタクト
ホールが形成され、レジストを除去しコンタクトホール
にＡＩ！を被着すると、コンタクトホールは上方部分が
ゆるやかに１頃斜した形状であるので、第２図（ｂｌを
参照して説明した問題が解決され、Ａ７！のカバレッジ
が良くなる。
（密着性）の問題点を改善するために第３図に示される
コンタクトホールの形成方法が開発された。第３図を参
照すると、前記した場合と同様に半導体基板２Ｉ上の絶
縁膜２２の上にレジスト膜２３を形成しそれを同図（ａ
）に示す如くにパターニングし、最初等方性エツチング
で同図（ｂ）に示す如く絶縁膜２２の膜厚の半分程度を
エツチングし、次いで異方性エツチングで絶縁膜２２の
残りの部分をエツチングすると、同図（Ｃ）に示される
如くレジスト１１ｆｆのパターンと同じ幅のコンタクト
ホールが形成され、レジストを除去しコンタクトホール
にＡＩ！を被着すると、コンタクトホールは上方部分が
ゆるやかに１頃斜した形状であるので、第２図（ｂｌを
参照して説明した問題が解決され、Ａ７！のカバレッジ
が良くなる。
前記した異方性エンチングは、露出される基板の表面を
削ってきれいにしＡｌとの良好なコンタクトがとりうる
ように、余分にエツチングされる（オーバーエツチング
）。かかるオーバーエツチングにおいて、絶縁膜２２が
第３図（Ｃ）に矢印Ｉで示す方向にエツチングされ、そ
の結果、コンタクトホールが同図に矢印■で囲む範囲に
形成されなければならないのに、それが図に見て右また
は左にずれて、所定のコンタクトホールの径が例えば２
゜０μｍであるべきところそれよりも大なる径のコンタ
クトホールが形成される問題がある。
削ってきれいにしＡｌとの良好なコンタクトがとりうる
ように、余分にエツチングされる（オーバーエツチング
）。かかるオーバーエツチングにおいて、絶縁膜２２が
第３図（Ｃ）に矢印Ｉで示す方向にエツチングされ、そ
の結果、コンタクトホールが同図に矢印■で囲む範囲に
形成されなければならないのに、それが図に見て右また
は左にずれて、所定のコンタクトホールの径が例えば２
゜０μｍであるべきところそれよりも大なる径のコンタ
クトホールが形成される問題がある。
本発明はこのような点に鑑みて創作されたもので、コン
タクトホールを形状、寸法の制御性良く形成する方法を
提供することを目的とする。
タクトホールを形状、寸法の制御性良く形成する方法を
提供することを目的とする。
第１図は本発明の方法を実施する工程における半導体装
置の要部すなわちコンタクトホール形成部分の断面図で
ある。
置の要部すなわちコンタクトホール形成部分の断面図で
ある。
第１図において、そのｆａ）に示される如く、半導体基
板１１上の絶縁膜１２の上にポジ型レジストで第１のレ
ジスト膜１３を形成し、レジスト膜１３をパターニング
して後にレジスト膜１３をマスクに等方性エツチングで
絶縁膜１２を部分的にエツチングし、次いで同図（ｂ）
に矢印で示す如く遠紫外線を照射すると共にレジストを
ベークし、次に同図（Ｃ）に示される如く第１のレジス
ト膜と同種のレジストを全面に塗布して絶縁膜のエツチ
ングされた部分を完全に埋める第２のレジスト膜１５を
塗布し、次いで同図（ｄｌに矢印で示される如く近紫外
線を全面に照射してレジスト膜１５を露光し、現像して
レジスト膜１３のひさし状の開口部１３ａの下に第２の
レジスト膜部分１５ａを残しく第３図（ｅ））、次いで
レジスト膜１３とレジスト膜部分１５ａをマスクにして
異方性工・ノチングで絶縁膜１２の残った部分をエツチ
ングする。
板１１上の絶縁膜１２の上にポジ型レジストで第１のレ
ジスト膜１３を形成し、レジスト膜１３をパターニング
して後にレジスト膜１３をマスクに等方性エツチングで
絶縁膜１２を部分的にエツチングし、次いで同図（ｂ）
に矢印で示す如く遠紫外線を照射すると共にレジストを
ベークし、次に同図（Ｃ）に示される如く第１のレジス
ト膜と同種のレジストを全面に塗布して絶縁膜のエツチ
ングされた部分を完全に埋める第２のレジスト膜１５を
塗布し、次いで同図（ｄｌに矢印で示される如く近紫外
線を全面に照射してレジスト膜１５を露光し、現像して
レジスト膜１３のひさし状の開口部１３ａの下に第２の
レジスト膜部分１５ａを残しく第３図（ｅ））、次いで
レジスト膜１３とレジスト膜部分１５ａをマスクにして
異方性工・ノチングで絶縁膜１２の残った部分をエツチ
ングする。
ポジ型レジストはベークすると紫外線の吸収率が高くな
るので、第２のレジストのマスクになり、レジスト膜１
３のひさし状の開口部１３ａの下に第２のレジスト膜部
分１５ａが残り、見かけ上異方的なホールが形成され、
次いで異方性エツチングを行うと前記した異方的ホール
の形状どおりにエッチングが進行するので、コンタクト
ホールが寸法、形状ともに制御性よく形成されるのであ
る。
るので、第２のレジストのマスクになり、レジスト膜１
３のひさし状の開口部１３ａの下に第２のレジスト膜部
分１５ａが残り、見かけ上異方的なホールが形成され、
次いで異方性エツチングを行うと前記した異方的ホール
の形状どおりにエッチングが進行するので、コンタクト
ホールが寸法、形状ともに制御性よく形成されるのであ
る。
以下、再び第１図を参照して本発明の実施例を詳細に説
明する。
明する。
第１図（ａｌ参照：
半導体基板１１上に例えば燐・シリケート・ガラス（Ｐ
ＳＧ ’）で１μｍの膜厚の絶縁膜１２を形成し、その
上に１μｍの厚さにポジ型レジスト（例えば東京応化■
の０ＦＰＲ−８００なる商品名のレジスト）を塗布して
第１のレジスト膜１３を形成し、レジスト膜１３をパタ
ーニングした後にレジスト膜１３をマスクにして、絶縁
膜１２を部分的に、等方性エツチングで例えばその最初
の膜厚の半分程度エツチングしてホール１４ａを形成す
る。それには、フン酸（ＨＦ）系のエッチャントを用い
るウェットエツチングか、ＣＦ４系のガスを用いるドラ
イエツチングによる。かかるエツチングによって絶縁Ｐ
ｔ１１２は上下方向だけでなく横方向にもエツチングさ
れホール１４ａはなだらかな形状をとり、またレジスト
膜１３の開口部１３ａの下の絶縁膜も除去されるので、
開口部１３ａはひさし状にオーバーハングする。
ＳＧ ’）で１μｍの膜厚の絶縁膜１２を形成し、その
上に１μｍの厚さにポジ型レジスト（例えば東京応化■
の０ＦＰＲ−８００なる商品名のレジスト）を塗布して
第１のレジスト膜１３を形成し、レジスト膜１３をパタ
ーニングした後にレジスト膜１３をマスクにして、絶縁
膜１２を部分的に、等方性エツチングで例えばその最初
の膜厚の半分程度エツチングしてホール１４ａを形成す
る。それには、フン酸（ＨＦ）系のエッチャントを用い
るウェットエツチングか、ＣＦ４系のガスを用いるドラ
イエツチングによる。かかるエツチングによって絶縁Ｐ
ｔ１１２は上下方向だけでなく横方向にもエツチングさ
れホール１４ａはなだらかな形状をとり、またレジスト
膜１３の開口部１３ａの下の絶縁膜も除去されるので、
開口部１３ａはひさし状にオーバーハングする。
第１図（ｂ）参照：
次に図に矢印で示す如く全面的に遠紫外光を照射しなが
ら、約２００°Ｃの温度でレジスト膜１３をベークする
。ポジ型レジストは前記の温度でベータすると紫外線の
吸収率が高くなりマスク性がよくなる。
ら、約２００°Ｃの温度でレジスト膜１３をベークする
。ポジ型レジストは前記の温度でベータすると紫外線の
吸収率が高くなりマスク性がよくなる。
第１図（Ｃ）参照：
第１のレジスト膜と同じレジストをスピンコード法で塗
布しホール１４ａを埋めると、第１のレジスト膜１３の
上方もレジスト膜１５で薄く覆われる。
布しホール１４ａを埋めると、第１のレジスト膜１３の
上方もレジスト膜１５で薄く覆われる。
レジスト膜１５はスピンコード法で塗布し形成するので
、レジスト膜１３のひさし状の開口部１３ａの下方も完
全に同じレジストで埋められる。なお、ホール１４ａを
ドライエツチングで形成したときは、第２のレジストの
塗布のときのぬれ性を良くするために、絶縁膜の表面を
例えば０２プラズマでアッシングするとよい。
、レジスト膜１３のひさし状の開口部１３ａの下方も完
全に同じレジストで埋められる。なお、ホール１４ａを
ドライエツチングで形成したときは、第２のレジストの
塗布のときのぬれ性を良くするために、絶縁膜の表面を
例えば０２プラズマでアッシングするとよい。
第１図（ｄ）参照：
近紫外線を図に矢印で示す如く照射し、第２のレジスト
膜１５を全面露光する。
膜１５を全面露光する。
第１図＋ｅ＋参照：
次いで第２のレジスト膜１５を現像する。レジスト膜１
３は前記した如くベークされ、紫外線の吸収率が高くな
っているので、第１図（ｄ）を参照して説明した近紫外
線の照射においては、開口部１３ａの下方の第２のレジ
ストには近紫外線が透過していないので、開口部１３ａ
の下には第２のレジスト膜部分１５ａが残り、見かけ上
異方的な第ルジスト膜１３の開口と同じ形状、寸法のホ
ール１４ｂが作られる。
３は前記した如くベークされ、紫外線の吸収率が高くな
っているので、第１図（ｄ）を参照して説明した近紫外
線の照射においては、開口部１３ａの下方の第２のレジ
ストには近紫外線が透過していないので、開口部１３ａ
の下には第２のレジスト膜部分１５ａが残り、見かけ上
異方的な第ルジスト膜１３の開口と同じ形状、寸法のホ
ール１４ｂが作られる。
第１図（ｆ）参照：
第ルジスト膜１３と残った第２レジスト１５ａをマスク
にし異方性エツチングで、絶縁膜１２の残った部分をエ
ツチングする。このエツチングはオーバーエツチングに
して基板１１の表面をきれいにするが、ホール１４ｂは
前記した如く所定の形状、寸法で作られているから、こ
のオーバーエツチングで最終的に形成されるコンタクト
ホール１４は寸法、形状共に制御性よく作られる。続い
てレジストをすべて除去し、所定のｉ電極を形成する。
にし異方性エツチングで、絶縁膜１２の残った部分をエ
ツチングする。このエツチングはオーバーエツチングに
して基板１１の表面をきれいにするが、ホール１４ｂは
前記した如く所定の形状、寸法で作られているから、こ
のオーバーエツチングで最終的に形成されるコンタクト
ホール１４は寸法、形状共に制御性よく作られる。続い
てレジストをすべて除去し、所定のｉ電極を形成する。
本発明の他の実施例においては、第２のレジストに第１
のレジストとは異なった電子ビーム（ＥＢ）、遠紫外線
に感光するレジスト、例えばＰＭＭＡを用いる。その場
合の工程は前記実施例の場合と同様であるが、このレジ
ストは解像力が高いので、遠紫外線を用いる微細パター
ンの形成に有効である。
のレジストとは異なった電子ビーム（ＥＢ）、遠紫外線
に感光するレジスト、例えばＰＭＭＡを用いる。その場
合の工程は前記実施例の場合と同様であるが、このレジ
ストは解像力が高いので、遠紫外線を用いる微細パター
ンの形成に有効である。
以上性べてきたように、本発明によれば、コンタクトホ
ールが形状と寸法共に制御性よく形成され、コンタクト
ホールに作るｉ配線の断線のおそれがなくなり、またレ
ジストの種類を選ぶことにより微細なコンタクトホール
が形成されうる効果がある。
ールが形状と寸法共に制御性よく形成され、コンタクト
ホールに作るｉ配線の断線のおそれがなくなり、またレ
ジストの種類を選ぶことにより微細なコンタクトホール
が形成されうる効果がある。
第１図（ａ）ないしくｆ）は本発明実施例の断面図、第
２図と第３図は従来例の断面図である。 第１図において、 １１は半導体基板、 １２は絶縁膜、 １３は第１のレジスト膜、 １３ａは第１のレジスト膜の開口部、 １４はコンタクトホール、 １４ａと１４ｂはホール、 １５は第２のレジスト膜、 １５ａは開口部の下に残る第２のレジスト膜部分である
。 奉イしｅ月 ９ζ方話例１午１ｔ７ 巴９第１図
２図と第３図は従来例の断面図である。 第１図において、 １１は半導体基板、 １２は絶縁膜、 １３は第１のレジスト膜、 １３ａは第１のレジスト膜の開口部、 １４はコンタクトホール、 １４ａと１４ｂはホール、 １５は第２のレジスト膜、 １５ａは開口部の下に残る第２のレジスト膜部分である
。 奉イしｅ月 ９ζ方話例１午１ｔ７ 巴９第１図
Claims (1)
- 【特許請求の範囲】 半導体基板（１１）上に絶縁膜（１２）と第１のレジス
ト膜（１３）を順に形成し、形成すべきコンタクトホー
ルに対応してパターニングした該レジスト膜（１３）を
マスクにする等方性エッチングで絶縁膜（１２）を部分
的にエッチングしてホール（１４ａ）を形成する工程、 前記レジスト膜（１３）を遠紫外線を照射しつつベーク
する工程、 前記レジスト膜（１３）と同じ種類のレジストをホール
（１４ａ）が完全に埋る程度に全面に塗布し第２のレジ
スト膜（１５）を形成する工程、近紫外線を照射し第２
のレジスト膜（１５）を全面露光する工程、および 第２のレジスト膜（１５）を現像し、第１のレジスト膜
（１３）と該レジスト膜（１３）の開口部（１３ａ）の
下に残った第２のレジスト膜部分（１５ａ）をマスクに
絶縁膜（１２）を基板（１１）に達するまでエッチング
する工程を含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18228985A JPS6242523A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18228985A JPS6242523A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242523A true JPS6242523A (ja) | 1987-02-24 |
Family
ID=16115677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18228985A Pending JPS6242523A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8007967B2 (en) * | 2005-06-29 | 2011-08-30 | Lg Display Co., Ltd. | Shadow mask and manufacturing method thereof |
-
1985
- 1985-08-20 JP JP18228985A patent/JPS6242523A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8007967B2 (en) * | 2005-06-29 | 2011-08-30 | Lg Display Co., Ltd. | Shadow mask and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
| US4523976A (en) | Method for forming semiconductor devices | |
| JPH0588375A (ja) | レジストパタンの形成方法 | |
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| EP0859400A3 (en) | Improvements in or relating to integrated circuits | |
| JPS6242523A (ja) | 半導体装置の製造方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPH07105375B2 (ja) | 細い導体デバイスの製造方法 | |
| JPH06244156A (ja) | パタ―ン形成法 | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0467333B2 (ja) | ||
| JPH0774087A (ja) | Ｍｌｒパターン形成方法 | |
| JPS6236827A (ja) | 選択エツチング方法 | |
| KR100359787B1 (ko) | 패턴 형성 방법 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPS6035821B2 (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPS62200732A (ja) | 半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS6276723A (ja) | 基板上へのレジストパタ−ン形成方法 | |
| JPS63292649A (ja) | 半導体装置の製造方法 | |
| JPS6236828A (ja) | 選択エツチング方法 | |
| JPH0225251B2 (ja) | ||
| JPH03108314A (ja) | 半導体素子の製造方法 |