JPS6035841A - エコー補償機能を有するライン回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、一般的にはエコー（反響）補償機能を有する
ライン回路に関するもので、特に電話回線に使用されて
おり、単一方向性のデジタル信号伝送を行なう２ライン
と双方向性のアナログ信号伝送を行なう信号ライン間に
介在する上記の様なライン回路に関する。

〔発明の技術的背景とその問題点〕

送受信信号が、電話加入者回線と地方電循交換局または
中央交換局間で頻繁に伝送されるように、２回線を含む
通常の双方向性伝送ラインを通じて伝送されるとき、受
信信号がその信号発生点に帰還されて煩わしい混信とし
て感知さ１３− れる反響反応（エコー反応）が発生するという問題があ
る。この問題はまたアナログ伝送システムに十分存在す
る限シ、中央局または地方電話交換局間の通信のために
・母ルスコード変調（ＰＣＭ　）信号の様なデジタル信
号を使用する通信システムに対してもさらに大きな混乱
を引き起すことになる。この様な通信システムにおいて
、コード化及びデコード化を行なう装置は、以後はライ
ン回路として称されるもので、双方向性のアナログ電話
加入者回線と単一方向性のデジタル回線間に介在される
ことになる。このライン回路は、受信デジタル信号を処
理しこのデジタル信号をアナログ信号に変換する。そし
て、送信アナログ信号をデジタル信号に変換し、受信信
号の発生点にその受信信号が送シ返されてくる以前にそ
の受信デシタル信号を処理する。

この状態において、送信アナログ信号におけるエコー反
応の存在は、送信デジタル信号に相当な妨害を与えるこ
とになり、特に両方で通話が同時に行なわれるときに引
き起すことになる。

−１４− 受信信号に対するエコー反応の結果として生ずる問題は
すでに認識されており、そしてその問題を解消する試み
はなされている。この問題に対する通常の取組み方は、
双方向性回線と通信回路の結合部にアナログ混成回路を
配置し、回線インピーダンスと理想的に調和する回線調
和インピーダンスまたは回線限界インピーダンスを有す
る平衡回路網を備えたアナログ混成回路を用意すること
である。しかしながら、伝送されるアナログ信号に含ま
れる周波数の全範囲に効果的でめる調和インピーダンス
を得ることは、非常に困難であることが経験上知られて
おシ、特に双方向性ラインが完全に構成されていないと
きは困難となる。また、各回線に対してそれぞれの調和
インピーダンスを調整することは、煩わしさと時間の消
費かめ″１シ大き過ぎて不可能である。このため、実際
には２つの異なる調和インピーダンスを有する平衡回路
網が、一方が負荷回線として、他方が無負荷回線のため
に使用されている。さらに、負荷回線と無負荷回線の両
者のインピーダンスは、比較的広範囲で各アナログ混成
回路の調和インピーダンスとは相違している。これは、
アナログ混成回路は極めてしばしば双方向性回線に対す
る通信回路の共通接続部及びそのような伝送路でのエコ
ー反応効果を除去するのではなく、ただ抑制するだけで
あるという理由からでおる。

このような従来のエコー減少技術の欠陥は、すでに認識
されており、さらにそれを解消するための試みもなされ
ている。例えば米国特許第４３０２６３１号には、受信
フィルタの入力側のライン回路の受信路及び送信フィル
タの出力側のライン回路の送信路との間にＦＩＲ（ｆｉ
ｎｉｔｅｉｍｐｕｌｓｅ　ｒｅｓｐｏｎｓｅ　）フィル
タを介在させた思想のライン回路が開示されている。Ｆ
ＩＲフィルタは、受信デジタル信号に基づいて補正信号
を発生する。そして、このデシタル補正信号が、送信デ
シタル信号におけるエコー反応効果を抑制するように送
信デジタル信号に結合する。この装置は多くの点で非常
に優れている。しかしながら、ＦＩＲフィルタが配置さ
れる場所のために、受信と送信ρ各フィルタの動作を考
慮する必要があシ、結果的に装置が複雑な構成となる。

〔発明の概要〕

したがって、本発明の全般的な目的は、従来技術の欠点
を解消することにある。

特に本発明の目的は、双方向性ラインと２本の単一方向
性ライン間に介在する通信回路を用意し、この通信回路
が従来の様な欠点を有することがないように実現するこ
とである。

また本発明の他の目的は、受信信号に対するエコー反応
の影響を送信信号上で効果的に中和するようなライン回
路を構成することである。

さらに本発明の他の目的は、簡単な構成で、製造コスト
の低下、比較的容易な使用しかも高信頼性を実現できる
上記ライン回路を構成することである。

本発明の付随的な目的は、エコー反応の影響を送信信号
上で中和させるための補正信号を発生する上記通信回路
に使用される係数をセット１７− する装置及び方法を開発することにある。

これらの目的及び今後間らかになる他の目的を遂行する
ことにおいて、本発明の１つの特徴は、２本の単一方向
性ラインと双方向性ライン間に介在されるライン回路に
おいて具体化される。ライン回路は、双方向性ラインの
接続部に対して一方の単一方向性ラインから伝送される
第１の信号及び他方の単一方向性ラインに対して上記接
続部から伝送される第２の信号が、それぞれ既定のサン
ゾルレート及び第２の信号上の影響を受ける接続部で第
１の信号に現われるエコー反応を有する第１及び第２の
デジタル信号として視われるような分離された第１及び
第２の線路を備えている。

本発明によれば、第１のデジタル信号は既定のサンプル
レートよル低いサングルレートで第１の線路から導き出
される。このとき、デジタル補正信号は低いサンプルレ
ートで受信される第１のデジタル信号に基づいて発生さ
れる。そして、このデシタル補正信号は、少なくとも第
１８− ２のデジタル信号上のエコー反応の影響だけでも補償す
るような第２の線路上の第２のデジタル信号に結合され
る。デジタル補正信号のサンプルレートは、その補正信
号が第２のデジタル信号に結合される以前に既定のサン
プルレートまで増大される。

前述したような通信回路の特別な効果は、デジタル補正
信号を発生する発生手段に供給される第１の信号のサン
プルレートを段階的に減少させることにより、上記発生
手段の構成を簡単化させる、即ち発生手段が既定のサン
プルレートで動作される場合に必要な構成要素よシ少な
い構成要素で使用できるという事実に存在するものであ
る。前述の第１及び第２の線路は、一方では受信デジタ
ル信号の処理手段とＤ／Ａ変換手段の間に、また他方で
はＡ／ｌ）変換手段と送信デジタル信号の処理手段の間
に有効的に配置される。このようにして、上記発生手段
むしろＦＩＲ７イルタが、補正信号を発生させる際に、
受信及び送信デジタル信号処理手段の応答を考−巌ｔ′
−る必要をなくすことを実現することになる。

本発明の他の簡によれば、上記通信回路は、さらに補正
信号を発生するＦＩＲフィルタに使用される係数を設定
する設定手段を備えている。

この設定手段は、第２の線路において補正信号が第２の
信号に結合されない期間に使用される。

上記設定手段は、第１及び第２の信号に受信、送信信号
処理手段の影響をもたらす程度の大きさを有する不連続
パルスのトレーニングパターン（ｔｒａｉｎｉｎｇ　ｐ
ａｔｔｅｒｎ　）を第１の信号として受信信号処理手段
全通じて第１の線路に送る転送手段と、トレーニングパ
ターンに応答して送信信号処理手段の出力に現われる第
２の信号を検出する検出手段と、及び係数をセットする
ための基準として、トレーニング・母ターンに応答して
検出手段の連続する出力信号を抽出する抽出手段とを備
えている。このような取り組み方は、高コストの取り扱
いを伴うことなくまたは第１及び第２の線路に対するア
クセスを不必要にして、各係数の１（区をトレーニング
・臂ターンの応答から直接抽出できるような有効性を得
ることができる。

〔発明の実施例〕

いま図面を詳細に参照する。先ず、第１図において、１
は本発明によるライン回路全体を示す。ライン回路１は
、双方向性の線式ライン２と２本の単一方向性ライン３
，４間に介在する。

動作では、双方向性ライン２はアナログ信号を伝送シ、
ライン３はデジタル信号を受信し、さらにライン４はデ
ジタル信号を送信するようになっている。送受信デジタ
ル信号は、有効的な・母ルス符号変調（ＰＣＭ　）信号
である。

ライン回路１に到達する受信デジタル信号は、最初に入
出力インターフェース５に与えられ、そこで通常の方式
で処理される。この処理では、通常受信デジタル信号の
サンプルレートがゼロサングルの抽入または線型に圧縮
されたもの（μ−法）からの展開によってなされるよう
に段階的な上昇を伴う。

それから受信デジタル信号は、第１線路７に２１− 入力される前に、受信フィルタ・利得回路６に与えられ
て、所定の方式で処理される。この受信フィルタ・利得
回路６は、むしろデジタルフィルタ、特に循環フィルタ
（ｒｅｃｕｒｓｉｖｅ　ｆｉｌｔｅｒｓ）を有している
。このタイプのフィルタは電気通信の分野では広く使用
されており、基本的に高い信号対雑音比のような望まし
い特性を有するデジタル信号のような信号をＶ換して得
られる同様のデジタル信号で数学的操作を実行する２値
閾理装置である。

Ｍｌの線路７を伝送するデジタル信号は、Ｄ／Ａコンバ
ータ８に力えられて、通常の方式でアナログ信号に変ｍ
された後、接続線９を通じてアナログハイブリッド回路
１０に与えられる。アナログハイグリッド回路１０ｉｒ
、、通常の構成からなり、例えば９００オームのような
一定のインピーダンス音響する平衡回路網１１を備えて
いる。このアナログハイブリッド回路１θは双方向性ラ
イン２に接続されている。アナログハイグリッド回路１
０からの他方の接続線１２は２２− めコンバータ１３へ接続され、それにアナログ信号を伝
送する。Ａ／Ｄコン／々−夕１３は、送信アナログ信号
を前記のような段階的に上昇したサングルレートで出現
するデジタル信号に変換して、第２線路１４に出力する
。送信フィルタ・利得回路１５は、有効的なデジタルフ
ィルタ、特に受信フィルタと同様な構成と動作モードを
有する循環デジタルフィルタを有し、第２線路１４から
受信した送信信号で動作する。送信フィルタ・利得回路
１５から出力したデジタル信号は、入出力インターフェ
ース５に到達した後、例えばＰＣＭ信号に処理された信
号として単一方向性ライン４に出力される。入出カイイ
タ−フェース５中の送信信号の処理では、通常受信ＰＣ
Ｍ信号と同様のサンプルレートのレベルまでは段階的に
降下され、μ法またはＡ決方式で圧縮される処理が含ま
れている。

このようにして、送受信信号は、いくつかのレート変化
全党けることになる。送信方向では、デルタシグマ回路
により４　ＭＨｚでエンコードすることによってアナロ
グ・デジタル変換した後、その信号は３２　ｋＦ（ｚに
デシメート（ｄｓｃｉｍａｔｅ　）され、さらに送信フ
ィルタを通じて再度、ＰＣＭとして送信されるための圧
縮処理以前に８　ｋＨｚにデシノートされる。受信方向
では、８ｋＨｚＰＣＭ信号は受信フィルタによ、り、３
２ｋＨｚサン！ルレートまで周波数金高められるように
変換される。この後、アナログの可聴周波の信号として
再構成される以前に、５１２ｋｌ（ｚまで高めルＤ／Ａ
コンバータとインターポーレータ（ｉｎｔ＠ｒｐｏｌａ
ｔｏｒ　）へ送られる。ここで使用される「サンノルレ
ート」という表現は、個々のサングルが発生するレート
のことである。各サングルは、ＰＣＭにおける８ビツト
ワードおよび例えばｍＭ７　、Ｚ　４のそれぞれで連続
した１６ビツトワードのような特別のデジタルコードに
おけるワードを言む。

エコー補償回路１６は第１線路２と第２線路１４間に挿
入されている。この回路１６は、後述するサングル・ハ
イブリッド回路１７、第１祿路７とデジタル・ハイブリ
ッド回路１７間に仲人されたステッピンダダウン回路（
ｓＤ開回路１８、第２線路１４に挿入された加算回路１
９及びデシタル・ハイブリッド回路１１と加算回路１９
間に挿入されたステ、ピッフッ２グ回路（ＳＵ回路）２
０とを備えている。ＳＤ回路１８は、第１線路７を伝送
するデジタル信号のサンプルレートｖより低いサンプル
レートに減少する動作を行なう。即ち、単一方向性ライ
ン３から受信した受信信号のサングルレートが、例えば
この実施例の場合には８　ｋＨｚに減少される。ＳＵ回
路２０１よ、減少されたサングルレート（８ｋＨｚ　）
　ｔ”第２ｆＩＭ路１４ｔ−通じて伝送される送信信号
のサングルレート、即チ３２　ｋｔ（ｚ　または例えば
一連の１６ビツトに含む各ワードで３２ワ一ド／秒に増
加する動作を行なう。このような各ワードは、それぞれ
の第１または第２デジタル信号を構成する。

エコー補償回路１６の詳細な構成は、第２図に示す。先
ず、デジタル・ハイブリッド回路２５− １７は、第２図に示すように、３個の連続して配置され
たシフトレノスタまたはそれぞれがワードを記憶できる
同種のデータ記憶装置２）。

２２．２３を含むＦＩＲ（ｆｌｎｉｔｓ　ｉｍｐｕｌｓ
ｅｒａａｐｏｎｓ＋ｓ　）フィルタとして構成されてい
る。ＳＤ回路１８は、第１線路７と記憶装置２１間に介
在するスイッチ２４を含む。このスイッチ２４は、その
サンゾルとホールド状態間で動作するようになっている
。同様のスイッチ２５．２６は、それぞれ記憶装置２１
の出力と記憶装置２２０入力間及び記憶装置２２の出力
と記憶装置２２０入力間に挿入される。スイッチ２４及
至２６は、それらのサンプルとホールド状態間で同時に
動作するように相互に編成されている。

スイッチ２４乃至２６のサンプル状態において、第ｘＨ
路７から伝送されたデータは、記憶装置２ノに送られ、
その装置２１の内容は同時に記憶装置２２に送られる。

そして、記憶装置２２の内容は、同時に記憶装置２３に
転送される。

一方、スイッチ２４乃至２６がホールド状態の２６− 動作になると、各記憶装置２１乃至２３の内容は、全く
同様の記憶装置２１乃至２３にそれぞれのルーｆ２７乃
至２９を通じて再循環される。

参照番号３０は、サンゾルとホールド状態間でスイッチ
２４乃至２６を同時に動作させるための動作装置を示す
ために使用されている。この動作装置３０は、第１線路
７を通じて伝送される信号のサンゾルレートより低いサ
ングルレートで動作する。スイッチ２４乃至２６が第１
線路７を伝送する信号のそれぞれの４つのサンゾルのう
ちの１つでサングル状態になるように、動作装置３０が
動作されるのが好ましい。一方スイッチ２４乃至２６は
第１線路７を伝送する信号の残り３個のサングルでホー
ルド状態にある。このようにして、スイッチ２４は第１
線路７を伝送するデジタル信号のサンプルレートを１／
４に減少して、デジタルハイブリッド回路１７に入力さ
せるデシメータ（ｄｅｃｉｍａｔｏｒ　）として動作す
る。

デジタルハイブリッド回路またはＦＩＲフィルタ１７は
、さらに各ルーｆ２７乃至２９に現われる各記憶装置２
１乃至２３のそれぞれの出力を記憶装置３４乃至３６に
記憶された各係数ａｏ＋ａｌｔ１２に乗算する各乗算器
３１．３２゜３３を備えている。近年、係数＆Ｑ＋ａｌ
＋ａ２はそれぞれ５ビツトワードの形で記憶されること
が提案されている。さらに、乗算結果は加算器３７で加
算される。この加算器３７は、出力ライン３８に補正信
号を出力する。さらに第２図には、各記憶装置３４乃至
３６に接続され、例えば後述される方法で係数ａＱ　＋
ａｌ　＋ａ２の値をセットするために使用されるセツテ
ィングライン３９乃至４１が示されている。乗算器３１
乃至３３は、通常のデジタル直列乗算器から、構成され
、また加算器３７は通常のデジタル直列加初器からなる
。このようにして、ＦＩＲフィルタ１７は゛デシタル系
で動作し、その出力ライン３８に発生する補正信号はデ
ジタル補正信号である。

ＳＵ回路２０は、第２図に示すように一方の入力端子に
Ｆ’ＩＲフィルタ１７の出力ライン３８が接続され、ま
た他方の入力端子にタイミングライン３９が接続されて
いるアンドルート２０’からなる。アンドダート２０′
の出力は、加算器１９の反転入力端子に接続ライン４２
を介して接続されている。加算器１９の非反転入力端子
（＋側入力端子）には、Ｍ２線路１４が接続されており
、しかもその出力端子も第２１ｆＭ路１４に接続されて
いる。当然ながら、アンドｆ　−１２０′はナンドダー
トでもよく、また接続ライン４２は通常の直列加算器と
して構成される加算器１９の非反転入力端子に接続され
てもよい。

この装置の部分の特性は、加算器１９に対して第２線路
１４を伝送する信号の値に関連した補正信号の値によシ
決定される。そして、この補正信号は第２線路１４を伝
送されて加算器１９に到達した信号と逆相で結合される
。アンドｒ−ト２０’は、第２線路１４ｔ−伝送する信
号のサングルレートまで、接続ライン４２に発生する補
正信号のサンプルレートを引き上げるように２９− タイミング信号３９によシ動作する。動作装置３０の動
作に関連する所定の時間で、加算器１９に第２線路１４
を通じて補正信号を通過させるための信号の４つのサン
プル毎の１つでアンドｆｆ−）２０’が開状態になり、
アンドデート２０′がサングルレートを４倍に増大する
ことはこの実施例では好ましいことである。このとき、
サンプルの残シ０３つでｒ−ト２０は閉じられている。

第１図に示すように、部品５乃至８および１３乃至２０
は、むしろワンチップ４３で構成される。これは、はと
んどの場合、第１及び第２線路７，１４にアクセスでき
ないことを意味する。仮に第１及び第２線路７，１４の
アクセスが可能でおるならば、加算器１９に補正信号が
供給されないように装置１６が動作しない間に第ｉ４路
７に一連のノ辛ルスを単に供給すること及び第２線路１
４から前記の一連のノ９ルスにエコー反応の影響が発生
し、セットされた係数＆Ｑ　＋Ｉｌｌ　ｌａ２の値を引
用することによって、３０− 前記の係数ａ。、ＩＬ１１１Ｌ２の望ましい値に到達す
ることは比較的に簡単である。しかしワードチッグ４３
を用いると、アクセスは入出カライン３，４にされねば
ならないが、通常第１及び第２線路７，１４はそうでは
ない。それにもかかわらず、ライン３に不連続の／ぐル
スのテストノ臂ターンが送られたり、ライン４から応答
させることは可能である。さらに、このような状況下で
、入力ライン３に送られるテスト信号は入出力インター
フェース５と受信フィルタ・利得回路６を備えた信号処
理回路によｐ処理され、エコー反応の影響を受けた信号
は出力ライン４に到達する前に送信フィルタ・利得回路
１５と人出力インターフェース５を備えたもう一つの信
号処理回路により処理される。ライン４に発生するエコ
ー反応信号は、一方では受信テスト信号においてまた他
方ではエコー反応信号において、信号処理手段５，６．
１５の効果に影響を与える。このため、信号処理手段５
，６と１５．５の影響は、係数ａＱ　＋ａｌ　＋ａ２の
値を得られることが可能でおる前に補正されなければな
らない。

この補正をするために、入力ライン３に一連の繰返し・
ンルスが送られることが一般的に行なわれ、これらのパ
ルスは連続する・９ルスからのエコーによる妨害から十
分離れている。一般的ニ個々の、イルスの間隔は４ミリ
セカンドである。

テスト信号は、周期的なものであり、多数の不連続正弦
波の総計として現われる。このような正弦波の成分にお
ける信号処理装置５，６と１５．５の効果は知られてい
るし、各信号における信号処理装置５，６と１５，５の
効果の振幅及び位相の等価により予め簡単に変更された
要素によって中和される。それから、その成分は単一な
新しい周期的なテスト信号を形成するように再度結合す
る。ここで、このテスト信号は以下係数トレーニング・
！ターンと称する。係数トレーニング−・ｆターンの例
は第３図に示されている。

上記のような手段を実行するだめの構成は第４図に示さ
れている。テストノ量ターンは、ＲＯＭ素子４４に多数
の８ビツトテストワードとして記憶されている。ＲＯＭ
素子４４はプログラムカウンタ４５によりアドレス指定
され、そのＲＯＭ素子４４に記憶したテストワードをク
ロックとロードコマンドによシ制御されるシフトレジス
タ４６に骨蛤する。それから、各テストワードの８ビツ
トは、入力ライン３に供給され、チッグまたはコーデッ
ク（ｃｏｄｅｃ　）　４３を通って伝送された後、アナ
ログノーイブリッド回路１０または接続部及びライン２
ノに到達する。エコー反応は、出力ライン４に対してコ
ーデック４３を通って伝送する信号と補正信号が結合し
ない間に、アナログハイブリッド回路１０からコーデッ
ク４３に入シ、そして通過することになる。

出力ライン４の信号は、３個の直列に配置された８ビッ
トレジスタ４７／、４８．４９に供給される。これらの
信号はＰＣＭ信号であるため読取／拡張回路５０に供給
される。この読取／拡張回路５０は、係数ＩＬｏ＋　Ｊ
ＬＩ　ｌ　＆Ｑをセットす３３− るだめのライン３９，４０．４１にそれぞれ各５ビツト
ワーＰを供給するための通常の装置でろる。

実際に、テス）　ｔ！ターンまたは係数トレーニングｌ
？ターンは、循環フィルタを安定させるために最低３２
ワードまたはもつと長く遅らせた後、必要な３２ワード
サイクルをＮ回数で、ライン３に送られる。その後、エ
コーがもどる最初の３ワードは、各シフトレジスタ４７
，４８゜４９から読出される。読取／拡張回路５０にお
ける拡張及び切断の後、係数記憶装置３４゜３５．３６
にセットされるためにライン３９゜４０．４１ｆ通じて
コーデック４３に供給される実際の係数ａＱ　＋ａｌ　
＋ＩＬ２が得られる。

ノイズ除去を改善するように、多数のフレームに対して
少くとも３ワードが全てのフレームで平均になるように
することも考えられている。

もしもその平均化が４フレームを越えて実行されるなら
ば、時間幅（ｔｉｍｅ　５ｐａｎ　）は６０　Ｈｚに対
して、有効なリジエストを与える１６ミリ３４− セカンドとなる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるライン回路の構成を
示すブロック図、第２図は第１図のデジタルハイブリッ
ド回路とその周辺回路の具体的構成を示す２１２２図、
第３図は第１図のライン回路の動作を説明するための概
略図、第４図は第１図のライン回路を実際的な通信回路
に適用した場合の一例を示す２１２２図である。 １・・・ライン回路、３・・・受信ライン、４・・・送
信ライン、５・・・入出力インターフェース、１７・・
・デジタルハイブリッド回路、ノ９・・・加算回路。 出願人代理人　弁理士　鈴　江　武　彦３５− 十 手続補正書働幻 １、事件の表示 特願昭５９−０７８２９７号 ２、発明の名称 エコー補償機能を有するライン回路 ３、補正をする者 事件との関係　特許出願人 インターナショナル・スタンダード・ エレクトリック・コーポレイション ４、代理人 住所　東京都港区虎ノ門１丁目２６番５号　第１７森ビ
ル〒１０５　電話０３　（５０２）　３１８１　（大代
表）氏名　（５８４７）　弁理士　鈴　江　武　彦５、
補正命令の日付 昭和５９年７月３１日

Claims (9)

【特許請求の範囲】
1. （１）　［ｆｉ通信システムにおいて、２本の単一方向
   性通信ラインと、双方→性通信ラインと、上記２本の単
   一方向性通信ラインと双方向性通信回線間に挿入された
   ライン回路とを具備し、上記ライン回路は、上記単一方
   向性通信ラインの１本から上記双方向性通信ラインへお
   よび上記双方向性通信う゛インから他方の単一方向性通
   信ラインへ伝送する第１及び第２の信号がそれぞれ所定
   のサンダルレートを有する第１及び第２のデジタル信号
   からなり、その第２の信号が第１の信号が原因で発生す
   るエコーを含むような上記第１及び第２の信号をそれぞ
   れ伝送する分離された第１及び第２の通信線路と、上記
   第１の通信線路から上記所定のサンプルレートよシ低い
   サンプルレートで上記第１のデジタル信号を引き出す伝
   送手段と、上記伝送手段から上′配信いす／ｆルレート
   で受信した上記第１のデジタル信号に基づいてデジタル
   補正信号全発生する発生手段と、上記デジタル補正信号
   に上記第２のデジタル信号が結合する前に上記デシタル
   補正信号のサンダルレートを上記所定のサンダルレート
   まで増大する増大手段を備え上記デジタル補正信号に上
   記第２のデジタル信号からエコーを十分に除去するよう
   に上記第２の線路上の第２のデジタル信号を結合する結
   合手段とを具備してなることを特徴とするエコー補償機
   能を有するライン回路。
2. （２）上記通信ラインは電話回線であることを特徴とす
   る特許請求の範囲第１項記載のライン回路。
3. （３）上記双方向性通信ラインはアナログ電話回線であ
   シ、上Ｈ１シ単単一向性通信ラインはデジタル′電話回
   線であり、そしてさらに上記第１の線路と上％［３アナ
   ログ′屯話回想間に介在するデジタル／アナログコ／パ
   ータ手段と上記アナログ電話回線と上記第２の線路間に
   介在するアナログ／デジタルコンバータ手段とを備えて
   いること全特徴とする特許請求の範囲第２項記載のライ
   ン回路。
4. （４）２本の単一方向性通信ラインと双方向性通信ライ
   ン間に挿入されるように適合され、単一方向性通信ライ
   ンの１本から双方向性通信回線の接続部へ及びその接続
   部から他方の単一方向性通信回線へそれぞれ伝送される
   第１及び第２の信号はそれぞれ所定のサンプルレートを
   有する第１及び第２のデジタル信号からなり、その第２
   の信号が第１の信号が原因で発生するエコーを含むよう
   な第１及び第２の信号をそれぞれ伝送する分離された第
   １及び第２の通信線路を有するデジタル通信回路におい
   て、上記第１の通信線路から上記所定のサンプルレート
   より低いサンプルレートで上記第１のデジタル信号を引
   き出す伝送手段と、上記伝送手段から上記低いサンダル
   レートで受信した上記第１のデジタル信号に基づいてデ
   ジタル補正信号を発生する発生手段と、上記デジタル補
   正信号に上記第２のデジタル信号が結合する前に上記デ
   ジタル補正１ｄ号のサンノルレートヲ上記所定のサンプ
   ルレートまで増大する増大手段を備え上記デジタル補正
   信号に上記第２のデジタル信号からエコー全十分に除去
   するように上記第２の線路上の第２のデジタル信号全結
   合する結合手段とを具備してなることを％徴とするエコ
   ー補償機能を有するライン回路。
5. （５）上記第１の通信線路と上記接続部間に挿入された
   デノタル／アナログコンバータ手段と上記接続部と上記
   第２の通信線路間に挿入されたアナログ／デノタルコン
   バータ手段と全具備したことを特徴とする特許請求の範
   囲第４項記載のライン回路。
6. （６）上記接続部は上記コンバータと上記双方同性通信
   回線間に仲人されるように構成されしかも平衡回路網を
   含むアナログハイブリット回路を鋪えていることを特徴
   とする特許請求の範囲第５項記載のライン回路。
7. （７）上記平衡回路網に、少なくとも第１０信号のある
   周波数について上記接続部から上記アナ口ｌ’／ｙ’　
   シタルコンノ４−タへアナログエコーが伝送される以前
   にそのアナログエコーを抑制するような動作を行なうこ
   とを特徴とする特許請求の範囲第６項記載のライン回路
   。
8. （８）上記第１の信号の伝達方向である上記第１の通信
   線路の前方に配置されるサンダルレートの段階的増大装
   置と上記第２の信号の伝達方向である上記第２の通信線
   路の後方に配置されるサンプルレート段階的減少装置を
   備えた通信システムにおいて使用され、上記段階的増大
   装置と上記第１の通信線路間に挿入された第１のフィル
   タ手段と上記第２の通信線路と上記段階的減少装置間に
   挿入された第２のフィルタ手段とを具備したことを特徴
   とする特許請求の範囲第５項記載のエコー補償機能を有
   するライン回路。
9. （９）　上記第１の信号の伝達方向である上記第１の通
   信線路の前方に配置される第１のフィルタ手段及び上記
   第２の信号の伝達方向である上５− ・′記憶２の通信線路の後方に配置される第２のフィル
   タ手段とｆ：具備したことを特徴とする特許請求の範囲
   第５項記載のライン回路。 （１１上記各フィルタ手段はデジタルフィルタからなる
   ことを特徴とする特許請求の範囲第９項記載のライン回
   路。 ０ｐ　上記発生手段は有限インパルス応答フィルタを具
   備したことを特徴とする特許請求の範１１ｆｌ第４項記
   載のライン回路。 ０→　上記有限インパルス応答フィルタは上記低いサン
   ダルレートで上記第１のデジタル信号の１つをそれぞれ
   記ｉ！シ、記憶手段の１つに記憶される前に次のη己憶
   手段に低いサンゾルレートで第１のデジタル信号が転送
   されるように相互に直列に配置された複数の記憶手段と
   、各補正係数に上記フィルタの第１のデジタル信号を有
   効的に乗算する乗算手段と、および上記乗算手段の出力
   信号全加算する加算手段とを具備したことを特徴とする
   特許請求の範囲第１１項記載のライン回路・ ６− ０）　上記伝送手段は上記第１の通信線路と上記第１の
   記憶手段間に介在されるセレクタスイッチ、上記低いサ
   ンゾルレートで上記第１の記憶手段に第１のデジタル信
   号を供給するように動作する供給手段、及び前後の記憶
   手段のそれぞれの間に介在されてしかも上記第１の記憶
   手段への上記第１のデジタル信号の供給に同期して上記
   低いサンプルレートで上記後の記憶手段に上記前の記憶
   手段の内容を転送するための上記セレクタスイッチと組
   合わされた少なくとも１個の特定のセレクタスイッチを
   具備していることを特徴とする特許請求の範囲第１２項
   記載のライン回路。 α◆　上記各記憶手段はシフトレジスタからなることを
   特徴とする特許請求の範囲第１２項記載のライン回路。 （ｌ→　上記各乗算手段はデジタル乗算器からなること
   を特徴とする特許請求の範囲第１２項記載のライン回路
   。 （ｌ→　上記デジタル乗算器は直列乗算器でらることを
   特徴とする特許請求の範囲第１５項記載のライン回路。 （１２１上記加算手段はデジタル加算器からなることを
   特徴とする特許請求の範囲第１６項記載のライン回路。 ０呻　上記結合手段は上記第２の通信線路に挿入されて
   、」−記加算手段に結合された第１の入力端子、第２の
   入力端子および上記第２の通信線路に接続された出力端
   子を有する直列加算器及び上記加算手段と」二記直列加
   算器の第１の入力端子間に介在されて上記加算手段の出
   力のサンゾルレートを」二日己所定のサンゾルレートま
   で増大するように動作するｒ−トからなることを特徴と
   する特ボト請求の範囲第１２項記載のライン回路。 ０＊　上記第１の信号の伝達方向とみなされる上記第１
   の通１可線路の前方に配置される第１の信号処理手段と
   、上記第２の信号の伝達方向とみなされる上記第２の通
   信線路の後方に配置される第２の信号処理手段とを備え
   、上記補正係数は設定可能であり、上記伝送手段、上記
   発生手段および上記結合手段は不動作にされることので
   きるユニットを構成し、さらに上記ユニットの不動作の
   時に上記補正係数を決定する補正係数決定手段と、上記
   第１の信号処理手段を通って上記第１の通信線路に上記
   第１の信号として連続した個別・々ルスを送る転送手段
   と、上記個別パルスの連続転送に応じて上記第２の信号
   処理手段の出力に現われる第２の信号を検出する検出手
   段と、上記第１及び第２の信号処理手段の影響を上記第
   １及び第２の信号に反響させるトレーニングパターンを
   上記連続した個別］マルスが形成するように上記転送手
   段を動作させる動作手段と、及び補正係数を設定するた
   めの値トシて上記トレーニングパターンに応じて上記検
   出手段の連続した出力を抽出する抽出手段とを備えてい
   ることを特徴とする特許請求の範囲第１２項記載のライ
   ン回路。 （社）　上記トレーニングパターンを設定する設定手段
   と、上記動作手段が同じ大きさの上記連＝９− 続した個別パルスを進行する以前に上記転送手段の初期
   動作を行なう初期動作手段と、同じ大きさの連続した個
   別ノ９ルスに応じて上記トレーニングパターンでの個別
   パルスの大きさを決定するために上！Ｕ検出手段の出力
   を利用する利用手段とを具備したことを特徴とする特許
   請求の範囲第１９項記載のライン回路。 ■］）デジタル通４ｇライン回路の共通接続部で、１本
   の争一方向性通信ラインから接続部からもう１本の牟一
   方向性通信ラインまで伝送される第２の信号の接続部を
   越えて伝送される第１の信号により双方向性通信回線に
   引き起こされるエコーを補償する方法において、第１及
   び第２の各信号はライン回路の第１及び第２の通信線路
   上で所定のサンプルレートで伝送する第１及び第２のデ
   ジタル信号から構成されておシ、さらに上記エコー補償
   方法は上記所定のサンゾルレートより低いサンプルレー
   トで第１のｍ　Ｍ　１ｆｌＪ路から第１のデジタル信号
   を引き出す手段と、第１の通信線路から低いサンプルレ
   ートで引キ１０− 出された第１のデジタル信号に基づいてデジタル補正信
   号を発生する発生手段と、所定のサングルレートで補正
   信号を第２の通信線路上に伝送される第２・のデジタル
   信号を結合する結合手段からなることを特徴とするエコ
   ー補償方法。 に）上記発生手段は相互に連続した多数の第１のデジタ
   ル信号を記憶する記憶手段と、得られた第１のデジタル
   信号にそれぞれ補正係数を乗算する乗算手段及び上記結
   合手段が進行する以前に乗算結果を相互に加算する加算
   手段とからなることを特徴とする特許請求の範囲第２１
   項記載のエコー補償方法。 に）第１の通信線路に出力される以前に第１の信号を処
   理する第１の信号処理手段及び第２の通信線路を通じて
   通過した後第２の信号を処理する第２の信号処理手段と
   から成ることを特徴とする特許請求の範囲第２２項記載
   のエコー補償方法。 （ハ）補正係数を決定する決定手段は、一時的に上記引
   き出し手段、発生手段および結合手段のうち少なくとも
   １つを非動作状態にする手段、第１及び第２の処理手段
   の影響を第１及び第２の信号に反響させる上記連続した
   トレーニング・母ターンを前記第１の処理手段に与える
   ような第１の通信線路に上記第１の信号として連続した
   個別ｉ４ルスを転送する転送手段、前記第２のフィルタ
   手段により発生する応答信号に続いてトレーニングパタ
   ーンに反応する第２の信号を検出する検出手段、補正係
   数を設定するための基準として上記トレーニング・９タ
   ーンに対して予め決定された応答信号を抽出する抽出手
   段、及び少なくとも補正係数を１つ設定することを促進
   する促進手段とからなることを特徴とする特許請求の範
   囲第２３項記載のエコー補償方法。 に）上記決定手段はトレーニングパターンを設定する設
   定手段、上記非動作手段の以後および前記第１の処理手
   段に与えるように第１の通信線路に上記転送手段が信号
   を送る以前に上記第１の信号として同じ大きさの初期の
   連続した個別・母ルスを転送する転送手段、前記第２の
   処理手段が初期の応答信号を発生した後に連続した初期
   に応答して初期の第２の信号を検出する検出手段及びト
   レーニングパターンの個別・ぐルスの大きさを決定する
   ために初期の応答信号を利用する利用手段とからなるこ
   とを特徴とする特許請求の範囲第２４項記載のエコー補
   償方法。