JPS603584Y2 - 逆導通サイリスタ - Google Patents

Description

【考案の詳細な説明】 本考案は逆導通サイリスタに関し、得に短いパルス幅通
電時のターンオフタイムを短かくするとともにサイリス
タの有効面積を最大にする構造の逆導通サイリスタを提
供することを目的とするものである。

逆導通サイリスタはチョッパ装置、インバータ装置に用
いられるが、装置の性能向上のため高速化が要求されて
いる。

そしてこの逆導通サイリスタには転流時にパルス幅のせ
まい電流が流れるため電流の拡がりが悪いと局所的に温
度上昇が起り、ターンオフタイムが長くなりターンオフ
失敗を起す。

上述の如く短パルス幅通電でターンオフタイムを短かく
するため、サイリスタのゲート構造は高周波用サイリス
タのゲート構造を採用する必要があり、例えば第１図に
示される構造のものがある。

第１図に示すものはセンターダイオード、リングサイリ
スタ構造で、そのゲートの構造はリングゲート構造とな
っている。

即ち第１図ａに上面図、図すに図ａのｘｘ’に沿う面の
断面図、図Ｃにペレットの無効部位（面積）を示す図に
みられる如く、図すのＰ−Ｎ−Ｐ−Ｎでなるす７ｆリス
タ部が中央部のＰ−Ｎ−Ｐでなる隔離領域（施斜線にて
図示）を介して隣接し、また図の下部のＰ導電域の中央
部に設けられるとともに隣接のＮ導電域に接続したＮ＋
導電域が形成されてＰ−Ｈのダイオード部が形成されて
なる。

上記の如くして転流能力の向上をはかつているが、図Ｃ
にＸ点を施して示したウェハの部分は電流の流れない無
効面積となっている。

またサイリスタのエミッタ周辺全域に対向してリング状
ゲートＲＧを設けているためゲート領域面積が大きく、
サイリスタの有効電極面積は減少し、順電圧降下は増大
する。

本考案は上記従来の欠点を除去するためになされたもの
で、逆導通サイリスタにおいてダイオードをサイリスタ
の片側に平板状の隔離領域を介して設けられた構造と、
これに加えて増幅ゲートに接続した円弧状の補助ゲート
を備えたことを主としてなる。

以下に本考案を一実施例の逆導通サイリスクにつき図面
を参照して詳細に説明する。

第２図ａに上面図、図すに図ａのｘ−ｘ’線に沿う断面
図、図Ｃは基板の無効部（面積）を示し、断面図すにお
ける右部はＰ−Ｎ−Ｐ−Ｎ構造でサイリスタ部を形成し
、Ｐ導電域にアノード電極Ａ、 Ｎ＋導電域にカソード
電極Ｋを備え、Ｎ＋導電域の形成されたＰ導電域にゲー
ト電極Ｇが設けられてなる。

前記サイリスタに隣接しＰ−Ｎ−Ｐ構造でなる平板状の
隔離領域を有し、さらにこれに隣接してＰ−Ｎ （−Ｎ
＋）でなるダイオード部を備え、このカソード電極は前
記サイリスタのカソード電極が延在されて一体になり、
またアノード電極も上記と同様にサイリスタのアノード
電極と一体に形成される。

さらにサイリスタのカソード導電域（Ｎ＋）にはこれに
隣接するＰ導電域に達する開孔が基板主面と非平行に設
けられてなる。

またサイリスタのカソード電極の周囲において一部に対
向する円弧状の補助ゲート電極ＲＧ’を備える。

図ＣにおいてＸ点を施してウェハの部分は電流の流れな
い無効面積である。

上記につき第１図と比較して次に検討する。

ともに電極最大外径はＲ１、サイリスタの電極最大外径
はＲ２と同一径、隔離層幅はＲ３−Ｒ，，１゜−１□も
相等にてダイオードの面積も等しくとられている。

−例としてＲ□＝３６ｍｍφ、Ｒ２＝３２ｗＩＬφ、１
２ ＝ １０．５７７１ｍ、 １１＝ ９．５ｍｍ、Ｒ
３−Ｒ，＝１２Ｉｔ ＝ １ ｒｒｍｔ、 ＳＲ面積１
５４ｍＡ（Ｉ４ｍｍφ相当）で短絡エミツタ面積率を８
％とした場合のサイリスタ有効面積を計算すると第１図
の場合５５５−１第２図の場合６１０ｒＩｒｉｔとなり
、第２図の場合の方が第１図の場合よりも約１０％サイ
リスタの有効面積が大きくとれる。

次に第３図に示す一実施例の構造は、電極の最大外径Ｒ
□が小になると無効面積の比率が大となるが、補助ゲー
ト電極からペレットの中心までの距離が小となり、電流
はペレット全面に拡がりやすくなる。

このため補助ゲートを半円状にし、サイリスクのエミッ
タ外径の一部を補助ゲート電極に対向した部分より突出
させたものである。

次の第４図に示す一実施例は基板の径の犬なるもので、
センターゲートＧｃを設は補助ゲート電極と接続して電
流の拡がりを改良したものである。

第１図のリングゲート構造の場合サイリスタのエミッタ
の周辺はすべて露出しており、（ｄＶ／ｄｔ）耐量が弱
い欠点があるが、第２図ないし第４図の実施例に示す本
発明の構造においてはサイリスタノエミツタ周辺の一部
が電極によりＰベースと短絡されているため（ｄＶ／ｄ
ｔ）耐量が高くなっている。

次に補助ゲート電極とサイリスタのカソード電極間抵抗
、補助ゲート電極とサイリスタのカソード電極間抵抗は
いずれも（ｄＶ／ｄｔ）耐量に（さらにｄＶ／ｄｔ耐量
、後者は転流失敗後の（ｄｉ／ｄｔ）耐量に）夫々影響
を及ぼす。

第５図に横軸に補助ゲート電極とカソード電極間抵抗を
単位Ωにて、縦軸にｄＶ／ｄｔ単位Ｖ／μｓ）耐量、お
よびｄｉ／ｄｔ（単位Ａ／μＳ）耐量を示す。

これについてはさらに補助ゲート電極とカソード間抵抗
値（ＲＲＣ−Ｋ）と（ｄＶ／ｄｔ）耐量は次の関係があ
る。

Ｖ＞ＣＸ Ｓ ｘｄＶ／ｄｔｘ （ＲＲＣ−Ｋ ） ＝
Ｉ ×ＲＲＣ−に
・・・・・・（１）ここにＶはＰＮ接
合のしきい値＝０．５ＶＸＣは接合容量、Ｓはサイリス
タカソード電極より外側の面積、■はサイリスタのカソ
ード電極より外側の部分で発生する全変位電流である。

次に（１）式より （２）式より（ｄＶ／ｄｉ）耐量は（ＲＲＣ−Ｋ）に反
比例することがわかる。

即ち第５図においてＲＲｏ−Ｋが１舶をこえると（ｄＶ
、／ｄｉ）は１００Ｖ／μＳ以下となり実回路上問題と
なる。

特殊用途で（ｄｖ／ｄｔ）耐量の高いものが要求される
場合はＲＲＣ−にの上限を小さくする必要がある。

サイリスクカソード電極とダイオードの電極が短絡され
ているため変位電流の一部はダイオードの電極を通って
カソード電極に流れこむため、ダイオード電極は周辺短
絡電極の機能を有する事により（ｄＶ／ｄｔ）耐量の向
上に寄与する。

【図面の簡単な説明】

第１図ないし第４図はいずれも逆導通サイリスタを示し
、第１図は従来の逆導通サイリスタの図ａは上面図、図
すは図ａのＸ−Ｘ’線に沿う断面図、図Ｃは基板の無効
面積を示す図、第２図は本考案−実施例の逆導通サイリ
スタの図ａは上面図、図すは図ａのＸ−Ｘ’線に沿う断
面図、図Ｃは基板の無効面積を示す図、第３図および第
４図はいずれも夫々が本考案の別の一実施例を示す図に
して、第３図は上面図、第４図ａは上面図、図すは図ａ
のＸ−Ｘ’線に沿う断面図、第５図は（ｄｉ／ｄｔ）耐
量、（ｄＶ／ｄｔ）耐量と電極間抵抗値との関係を示す
図である。 なお図中同一符号は同一または相当部分を夫々示すもの
とし、図中にははカソード電極、Ｇはゲート電極、Ｒｃ
は補助ゲート電極、Ａはアノード電極、αはセンターゲ
ート電極である。

Claims (1)

【実用新案登録請求の範囲】
1. 円形の一生面および他主面を有する円板状の半導体基板
   と、この半導体基板の一生面側に設けられた一導電型の
   第一導電域と、前記半導体基板の他主面側に設けられた
   一導電型の第二導電域と、前記第一および第二導電域を
   互いに離隔させて介在する逆導電型の第三導電域と、前
   記半導体基板の円弧に張り渡たされた弦の如く且つ該半
   導体基板の厚さ方向において平板状に存在し該半導体基
   板を互いに逆方向の電流が流れる大・小二つの部分に区
   画する境界部により区画された大の部分の前記第一導電
   域内で前記境界部と隣接して設けられ且つ前記−主面に
   前記第一導電域との接合を露呈させて成る逆導電型の第
   四導電域と、この第四導電域の前記境界部との隣接箇所
   を避けて前記第四導電域付近に離間して設けられ且つ前
   記−主面に前記第一導電域との接合を露呈して成る逆導
   電型の第五導電域と、前記境界部により区画された小の
   部分の前記他主面側で前記境界部に隣接して第二導電域
   内に設けられこの前記第二導電域との接合を前記他主面
   に露呈させると共に第三導電域に達する逆導電型の第六
   導電域と、前記中の部分の第一導電域と前記境界部およ
   び前記第四導電域に前記−主面で接続する第一導電域と
   、前記第二導電域および第六導電域に接続する第二主電
   極と、前記第五導電域の前記第四導電域に対向する側の
   前記−主面に露呈した接合を短絡すると共に前記第四導
   電域を該第四導電域と均等に離間して前記大の部分の第
   一導電域に接続する補助電極と、前記第五導電域の接合
   が前記補助電極により短絡された側とは反対側で前記第
   五導電域と離間して前記第一導電域に接続する制御電極
   とを具備することを特徴とする逆導通サイリスク。