JPH04291767A - 伝導度変調型ｍｏｓｆｅｔ - Google Patents
伝導度変調型ｍｏｓｆｅｔInfo
- Publication number
- JPH04291767A JPH04291767A JP3055202A JP5520291A JPH04291767A JP H04291767 A JPH04291767 A JP H04291767A JP 3055202 A JP3055202 A JP 3055202A JP 5520291 A JP5520291 A JP 5520291A JP H04291767 A JPH04291767 A JP H04291767A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- conductivity type
- base region
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タ （ＢＪＴ） のベース電流をＭＯＳＦＥＴのチャネ
ル電流により供給する伝導度変調型ＭＯＳＦＥＴに関す
る。
タ （ＢＪＴ） のベース電流をＭＯＳＦＥＴのチャネ
ル電流により供給する伝導度変調型ＭＯＳＦＥＴに関す
る。
【０００２】
【従来の技術】伝導度変調型ＭＯＳＦＥＴは、絶縁ゲー
ト型バイポーラトランジスタ （Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と
も呼ばれるもので以下ＩＧＢＴと略記する。現在、パワ
ーエレクトロニクス分野において最も注目されているパ
ワーデバイスはパワーＭＯＳＦＥＴとＩＧＢＴであると
言える。パワーエレクトロニクス製品の小型化， 高性
能化に対して、両者がその高速スイッチング性能と低駆
動電力の特長を有するからである。しかし、とどまる所
を知らないパワーエレクトロニクス製品の拡大と高性能
化は、さらに大電流， 高電圧でしかも高速スイッチン
グ性能を要求している。すでに、モータコントロール用
インバータ回路に使われるＢＪＴおよびＩＧＢＴモジュ
ール製品では耐圧１２００Ｖ， 電流容量４００ 〜８
００ Ａ級のものもあらわれている。ＩＧＢＴはＢＪＴ
に比較して、その高速スイッチング性能ではるかにすぐ
れている。しかし、この高いスイッチング速度のために
、大電力をスイッチングする時に一般的に使用されるイ
ンダクタンス負荷においては、その大きなｄｉ／ｄｔに
よる過大なスパイク電圧を発生させ、その電圧がデバイ
スの降服電圧をこえて破壊に至らしめるか、あるいはそ
の電圧がその降伏電圧を越えないまでも、高電圧， 大
電流が同時に印加された時の増大した電界強度によって
降伏電界を越えアバランシェ増倍が発生し破壊に至らし
める。特に、負荷短絡時などの異常時においては、異常
を検出後１０μｓｅｃ 程度後に強制的にターンオフさ
れる。この時、図２に示すように非常に大きな短絡電流
としかも高耐圧が印加されており、Ａで示すオフ時のｄ
ｉ／ｄｔによりＢで示すようにさらに大きなスパイク電
圧が加わり、前記のメカニズムで破壊に至る。
ト型バイポーラトランジスタ （Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と
も呼ばれるもので以下ＩＧＢＴと略記する。現在、パワ
ーエレクトロニクス分野において最も注目されているパ
ワーデバイスはパワーＭＯＳＦＥＴとＩＧＢＴであると
言える。パワーエレクトロニクス製品の小型化， 高性
能化に対して、両者がその高速スイッチング性能と低駆
動電力の特長を有するからである。しかし、とどまる所
を知らないパワーエレクトロニクス製品の拡大と高性能
化は、さらに大電流， 高電圧でしかも高速スイッチン
グ性能を要求している。すでに、モータコントロール用
インバータ回路に使われるＢＪＴおよびＩＧＢＴモジュ
ール製品では耐圧１２００Ｖ， 電流容量４００ 〜８
００ Ａ級のものもあらわれている。ＩＧＢＴはＢＪＴ
に比較して、その高速スイッチング性能ではるかにすぐ
れている。しかし、この高いスイッチング速度のために
、大電力をスイッチングする時に一般的に使用されるイ
ンダクタンス負荷においては、その大きなｄｉ／ｄｔに
よる過大なスパイク電圧を発生させ、その電圧がデバイ
スの降服電圧をこえて破壊に至らしめるか、あるいはそ
の電圧がその降伏電圧を越えないまでも、高電圧， 大
電流が同時に印加された時の増大した電界強度によって
降伏電界を越えアバランシェ増倍が発生し破壊に至らし
める。特に、負荷短絡時などの異常時においては、異常
を検出後１０μｓｅｃ 程度後に強制的にターンオフさ
れる。この時、図２に示すように非常に大きな短絡電流
としかも高耐圧が印加されており、Ａで示すオフ時のｄ
ｉ／ｄｔによりＢで示すようにさらに大きなスパイク電
圧が加わり、前記のメカニズムで破壊に至る。
【０００３】これらの異常時における保護として、高耐
圧のＩＧＢＴにおいて降伏電圧をこえてエネルギーを吸
収させることは電界の不均一などによって非常に困難で
ある。従って、高耐圧ＩＧＢＴの高いアバランシェ耐量
を高い歩留まりで、信頼性高く製造することが困難であ
るために、図３に示すように、ＩＧＢＴ３１の降伏電圧
ＢＶＣＥＳ より少し低い耐圧ＢＶＲ の高いアバラン
シェ耐量をもった高耐圧ダイオード３２とＩＧＢＴ３１
のゲート・エミッタ間印加電圧より少し高い、２０〜３
０Ｖ程度の耐圧をもつ低耐圧ダイオード３３をゲート・
コレクタ間に外付けする。異常時に過電圧が発生すると
、ＩＧＢＴ３１の過電圧ＢＶＣＥＳ より低いダイオー
ド３２の降伏電圧ＢＶＲ をこえるため、ＩＧＢＴのゲ
ート電極３４に電流が流れ、これがＩＧＢＴ３１のゲー
ト・エミッタ間容量を充電し、そのしきい値電圧をこえ
ると、ＩＧＢＴ３１はターンオンし、その過電圧エネル
ギーをチップ内で均一に吸収できるために、大きなエネ
ルギーに耐えることができる。
圧のＩＧＢＴにおいて降伏電圧をこえてエネルギーを吸
収させることは電界の不均一などによって非常に困難で
ある。従って、高耐圧ＩＧＢＴの高いアバランシェ耐量
を高い歩留まりで、信頼性高く製造することが困難であ
るために、図３に示すように、ＩＧＢＴ３１の降伏電圧
ＢＶＣＥＳ より少し低い耐圧ＢＶＲ の高いアバラン
シェ耐量をもった高耐圧ダイオード３２とＩＧＢＴ３１
のゲート・エミッタ間印加電圧より少し高い、２０〜３
０Ｖ程度の耐圧をもつ低耐圧ダイオード３３をゲート・
コレクタ間に外付けする。異常時に過電圧が発生すると
、ＩＧＢＴ３１の過電圧ＢＶＣＥＳ より低いダイオー
ド３２の降伏電圧ＢＶＲ をこえるため、ＩＧＢＴのゲ
ート電極３４に電流が流れ、これがＩＧＢＴ３１のゲー
ト・エミッタ間容量を充電し、そのしきい値電圧をこえ
ると、ＩＧＢＴ３１はターンオンし、その過電圧エネル
ギーをチップ内で均一に吸収できるために、大きなエネ
ルギーに耐えることができる。
【０００４】
【発明が解決しようとする課題】しかし、図３に示すよ
うに外付けでダイオード３２， ３３を接続する方法に
は次の欠点が存在する。 （ａ） ＩＧＢＴ３１の耐圧より少し低い耐圧をもつダ
イオードを一つ一つ選別する必要がある。これは現実的
でない。 （ｂ） 外付けの場合、その配線が長くなるためにイン
ダクタンス成分が付加される。
うに外付けでダイオード３２， ３３を接続する方法に
は次の欠点が存在する。 （ａ） ＩＧＢＴ３１の耐圧より少し低い耐圧をもつダ
イオードを一つ一つ選別する必要がある。これは現実的
でない。 （ｂ） 外付けの場合、その配線が長くなるためにイン
ダクタンス成分が付加される。
【０００５】（ａ） の欠点に対応する現実的な方法と
して、ＩＧＢＴの耐圧の最小値よりかならず低い耐圧を
もつダイオードを選択して接続することが考えられる。 しかし、ダイオードの耐圧分布を考慮すると、ＩＧＢＴ
の耐圧よりかなり低い耐圧まで容認せざるを得ない。こ
れでは、ＩＧＢＴの耐圧をあらかじめ高い方にシフトし
ておく必要がある。しかし、これはＩＧＢＴのオン電圧
とスイッチング時間のトレードオフ関係を悪化させる。
して、ＩＧＢＴの耐圧の最小値よりかならず低い耐圧を
もつダイオードを選択して接続することが考えられる。 しかし、ダイオードの耐圧分布を考慮すると、ＩＧＢＴ
の耐圧よりかなり低い耐圧まで容認せざるを得ない。こ
れでは、ＩＧＢＴの耐圧をあらかじめ高い方にシフトし
ておく必要がある。しかし、これはＩＧＢＴのオン電圧
とスイッチング時間のトレードオフ関係を悪化させる。
【０００６】例えば、ＩＧＢＴの耐圧が１２５０Ｖとし
て、ダイオードはその耐圧のばらつきを考えると１０５
０〜１２００Ｖ程度の範囲の耐圧をもつものが用いられ
る。この場合には、毎サイクルのスイッチング時にかか
る印加電圧は、大きくとも１０５０Ｖ以下にしておかな
いと、スイッチング損失の増大によって破壊に至る可能
性が大である。 つまり、１２５０Ｖの耐圧のＩＧＢＴでも、それより２
００ Ｖ低い１０５０Ｖ以下のスパイク電圧しか保証で
きないことになる。
て、ダイオードはその耐圧のばらつきを考えると１０５
０〜１２００Ｖ程度の範囲の耐圧をもつものが用いられ
る。この場合には、毎サイクルのスイッチング時にかか
る印加電圧は、大きくとも１０５０Ｖ以下にしておかな
いと、スイッチング損失の増大によって破壊に至る可能
性が大である。 つまり、１２５０Ｖの耐圧のＩＧＢＴでも、それより２
００ Ｖ低い１０５０Ｖ以下のスパイク電圧しか保証で
きないことになる。
【０００７】本発明の目的は、上記の問題を解決するた
めに、すべてのＩＧＢＴの一つ一つの耐圧が、保護用の
ダイオードの耐圧と５０Ｖあるいは１００Ｖのほぼ決ま
った値に選別なしに設定可能であるＩＧＢＴを提供する
ことにある。
めに、すべてのＩＧＢＴの一つ一つの耐圧が、保護用の
ダイオードの耐圧と５０Ｖあるいは１００Ｖのほぼ決ま
った値に選別なしに設定可能であるＩＧＢＴを提供する
ことにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、第一導電型のコレクタ層の一側に少な
くともコレクタ層より遠い側が高比抵抗層である第二導
電型の層を備え、その第二導電型高比抵抗層の表面層内
に第一導電型のベース領域が選択的に形成され、そのベ
ース領域の表面層内に第二導電型のエミッタ領域が選択
的に形成され、ベース領域の前記第二導電型高比抵抗層
とエミッタ領域とにはさまれた部分をチャネル領域とし
てその上に絶縁膜を介するゲート電極、ベース領域とエ
ミッタ領域とに共通に接触するエミッタ電極およびコレ
クタ層に接触するコレクタ電極がそれぞれ設けられるＩ
ＧＢＴにおいて、前記第二導電型高比抵抗層の表面層内
にベース領域と分離して第一導電型の付設領域が選択的
に形成され、その付設領域のコレクタ層側における第二
導電型高比抵抗層の幅がベース領域のコレクタ層側にお
ける第二導電型高比抵抗層の幅より狭く、前記付設領域
に接触する付設電極とゲート電極の間に付設電極側に第
一導電型層、ゲート電極側に第二導電型層を有するダイ
オードが接続されたものとする。そして、第二導電型高
比抵抗層が実質的に均一な厚さをもち、付設領域の深さ
がベース領域の深さより深くされるか、あるいは付設領
域がベース領域と実質的に等しい深さをもち、第二導電
型高比抵抗層とコレクタ層の間に第二導電型低比抵抗層
が介在し、その低比抵抗層の厚さが付設領域に対向する
部分でベース領域に対向する部分より厚くされる。また
、付設電極、ゲート電極間に接続されるダイオードが第
二導電型高比抵抗層のベース領域および付設領域の設け
られた表面上に絶縁膜を介して備えられた半導体層の第
一導電型の領域と第二導電型の領域よりなることが有効
である。
めに、本発明は、第一導電型のコレクタ層の一側に少な
くともコレクタ層より遠い側が高比抵抗層である第二導
電型の層を備え、その第二導電型高比抵抗層の表面層内
に第一導電型のベース領域が選択的に形成され、そのベ
ース領域の表面層内に第二導電型のエミッタ領域が選択
的に形成され、ベース領域の前記第二導電型高比抵抗層
とエミッタ領域とにはさまれた部分をチャネル領域とし
てその上に絶縁膜を介するゲート電極、ベース領域とエ
ミッタ領域とに共通に接触するエミッタ電極およびコレ
クタ層に接触するコレクタ電極がそれぞれ設けられるＩ
ＧＢＴにおいて、前記第二導電型高比抵抗層の表面層内
にベース領域と分離して第一導電型の付設領域が選択的
に形成され、その付設領域のコレクタ層側における第二
導電型高比抵抗層の幅がベース領域のコレクタ層側にお
ける第二導電型高比抵抗層の幅より狭く、前記付設領域
に接触する付設電極とゲート電極の間に付設電極側に第
一導電型層、ゲート電極側に第二導電型層を有するダイ
オードが接続されたものとする。そして、第二導電型高
比抵抗層が実質的に均一な厚さをもち、付設領域の深さ
がベース領域の深さより深くされるか、あるいは付設領
域がベース領域と実質的に等しい深さをもち、第二導電
型高比抵抗層とコレクタ層の間に第二導電型低比抵抗層
が介在し、その低比抵抗層の厚さが付設領域に対向する
部分でベース領域に対向する部分より厚くされる。また
、付設電極、ゲート電極間に接続されるダイオードが第
二導電型高比抵抗層のベース領域および付設領域の設け
られた表面上に絶縁膜を介して備えられた半導体層の第
一導電型の領域と第二導電型の領域よりなることが有効
である。
【０００９】
【作用】上記のような構造のＩＧＢＴの等価回路は、第
一導電型がｐ型、第二導電型がｎ型のときは図４のよう
になる。ＩＧＢＴ本体には、コレクタ層と第二導電型層
とベース領域とからなるｐｎｐトランジスタ２１と、第
二導電型層とベース領域とエミッタ領域とからなるｎｐ
ｎトランジスタ２２とエミッタ領域と第二導電型層の間
にはさまれたベース領域をチャネル領域とし、その上に
絶縁膜を介してゲート電極を備えたＭＯＳＦＥＴ２３と
を有する。そしてエミッタ領域の下のベース領域にはベ
ース抵抗Ｒｂ が、ゲートとエミッタの間には容量Ｃｇ
Ｅが存在する。本発明により形成される付設領域は第二
導電型層およびコレクタ層と共にｐｎｐトランジスタ２
４を形成し、そのコレクタとゲートとの間に図３のダイ
オード３３に対応するダイオード２５が接続される。ｐ
ｎｐトランジスタ２４のベースとｐｎｐトランジスタ２
１のベースは共通でその間に抵抗Ｒ’ が存在する。ｐ
ｎｐトランジスタ２４の第二導電型高比抵抗層の幅、す
なわちオープンベース幅はＩＧＢＴ本体のｐｎｐトラン
ジスタ２１のオープンベース幅より狭いため、パンチス
ルーしやすい。つまり、より低い低電圧で降伏する。
一導電型がｐ型、第二導電型がｎ型のときは図４のよう
になる。ＩＧＢＴ本体には、コレクタ層と第二導電型層
とベース領域とからなるｐｎｐトランジスタ２１と、第
二導電型層とベース領域とエミッタ領域とからなるｎｐ
ｎトランジスタ２２とエミッタ領域と第二導電型層の間
にはさまれたベース領域をチャネル領域とし、その上に
絶縁膜を介してゲート電極を備えたＭＯＳＦＥＴ２３と
を有する。そしてエミッタ領域の下のベース領域にはベ
ース抵抗Ｒｂ が、ゲートとエミッタの間には容量Ｃｇ
Ｅが存在する。本発明により形成される付設領域は第二
導電型層およびコレクタ層と共にｐｎｐトランジスタ２
４を形成し、そのコレクタとゲートとの間に図３のダイ
オード３３に対応するダイオード２５が接続される。ｐ
ｎｐトランジスタ２４のベースとｐｎｐトランジスタ２
１のベースは共通でその間に抵抗Ｒ’ が存在する。ｐ
ｎｐトランジスタ２４の第二導電型高比抵抗層の幅、す
なわちオープンベース幅はＩＧＢＴ本体のｐｎｐトラン
ジスタ２１のオープンベース幅より狭いため、パンチス
ルーしやすい。つまり、より低い低電圧で降伏する。
【００１０】例えばＩＧＢＴが大電流， 高電圧状態で
ターンオフするときに、そのＩＧＢＴ固有の早いスイッ
チング速度によって高いｄｉ／ｄｔが発生し、それとイ
ンダクタンス成分によって高いスパイク電圧にさらされ
る。しかしｐｎｐトランジスタ２４のコレクタ・エミッ
タ間降伏電圧ＢＶＣＥＯ がｐｎｐトランジスタ２１の
ＢＶＣＥＯ より低いため、ｐｎｐトランジスタ２４が
まず降伏し、その降伏電流はダイオード２５の順方向を
通り、ゲート・エミッタ間の容量ＣｇＥを充電する。そ
して、ゲートＧ，エミッタＥ間の電圧がついにＭＯＳＦ
ＥＴ２３のしきい値に達するとＩＧＢＴはオン状態にな
る。オン状態になると、半導体素体内の電流はアパラン
シェ降伏状態におけるよりも均一に全体で吸収できるた
め、大きなエネルギーを吸収できる。また、インダクタ
ンスエネルギーをオン状態で吸収すると、それ以上のス
パイク電圧は印加されず、比較的低いクランプ電圧で保
護される。以上の作用は導電型を逆にしたｐチャネルＩ
ＧＢＴにおいても同様である。
ターンオフするときに、そのＩＧＢＴ固有の早いスイッ
チング速度によって高いｄｉ／ｄｔが発生し、それとイ
ンダクタンス成分によって高いスパイク電圧にさらされ
る。しかしｐｎｐトランジスタ２４のコレクタ・エミッ
タ間降伏電圧ＢＶＣＥＯ がｐｎｐトランジスタ２１の
ＢＶＣＥＯ より低いため、ｐｎｐトランジスタ２４が
まず降伏し、その降伏電流はダイオード２５の順方向を
通り、ゲート・エミッタ間の容量ＣｇＥを充電する。そ
して、ゲートＧ，エミッタＥ間の電圧がついにＭＯＳＦ
ＥＴ２３のしきい値に達するとＩＧＢＴはオン状態にな
る。オン状態になると、半導体素体内の電流はアパラン
シェ降伏状態におけるよりも均一に全体で吸収できるた
め、大きなエネルギーを吸収できる。また、インダクタ
ンスエネルギーをオン状態で吸収すると、それ以上のス
パイク電圧は印加されず、比較的低いクランプ電圧で保
護される。以上の作用は導電型を逆にしたｐチャネルＩ
ＧＢＴにおいても同様である。
【００１１】
【実施例】図１は本発明の一実施例のｎチャネルＩＧＢ
Ｔを示す。図において、コレクタ層となるｐ＋ 基板１
の上にｎ＋ バッファ層２を介してｎ− 層３が積層さ
れており、このｎ− 層３の表面層内に選択的にｐベー
ス領域４とそれと中央部で重なるｐベース領域５、また
それらと離れたｐ＋ 領域６が形成されている。ｐ＋
領域６の深さは１２μｍでｐ＋ ベース領域５の深さ８
μｍより４μｍだけ深い。ｐ領域４およびｐ＋ 領域５
の表面層内には、選択的にｎ＋ エミッタ領域７が形成
されている。このｎ＋ 領域７とｎ− 層３とにはさま
れたｐ領域４の部分がチャネル領域で、この領域を反転
層とするためのゲート電極８がゲート酸化膜９を介して
多結晶シリコンにより設けられている。さらに、ゲート
酸化膜９につづく厚い絶縁膜１０の上に多結晶シリコン
層を堆積させ、そのｐ＋ 領域１１とｎ＋ 領域１２に
よりダイオードが形成されている。ｎ− 層の表面上に
はゲート電極８と絶縁膜１３により絶縁され、ｐ＋ ベ
ース領域４およびｎ＋ ソース領域７に共通に接触し、
エミッタ端子Ｅに接続されるエミッタ電極１４、ゲート
電極８およびｎ＋ 領域１２に接触し、ゲート端子Ｇに
接続されるゲート金属電極１５ならびにｐ＋ 領域６お
よびｐ＋ 領域１１に接触する接続電極１６がＡｌによ
って形成されている。図示しないが、ｐ＋ コレクタ層
１表面にはコレクタ電極が接触し、コレクタ端子Ｃに接
続される。
Ｔを示す。図において、コレクタ層となるｐ＋ 基板１
の上にｎ＋ バッファ層２を介してｎ− 層３が積層さ
れており、このｎ− 層３の表面層内に選択的にｐベー
ス領域４とそれと中央部で重なるｐベース領域５、また
それらと離れたｐ＋ 領域６が形成されている。ｐ＋
領域６の深さは１２μｍでｐ＋ ベース領域５の深さ８
μｍより４μｍだけ深い。ｐ領域４およびｐ＋ 領域５
の表面層内には、選択的にｎ＋ エミッタ領域７が形成
されている。このｎ＋ 領域７とｎ− 層３とにはさま
れたｐ領域４の部分がチャネル領域で、この領域を反転
層とするためのゲート電極８がゲート酸化膜９を介して
多結晶シリコンにより設けられている。さらに、ゲート
酸化膜９につづく厚い絶縁膜１０の上に多結晶シリコン
層を堆積させ、そのｐ＋ 領域１１とｎ＋ 領域１２に
よりダイオードが形成されている。ｎ− 層の表面上に
はゲート電極８と絶縁膜１３により絶縁され、ｐ＋ ベ
ース領域４およびｎ＋ ソース領域７に共通に接触し、
エミッタ端子Ｅに接続されるエミッタ電極１４、ゲート
電極８およびｎ＋ 領域１２に接触し、ゲート端子Ｇに
接続されるゲート金属電極１５ならびにｐ＋ 領域６お
よびｐ＋ 領域１１に接触する接続電極１６がＡｌによ
って形成されている。図示しないが、ｐ＋ コレクタ層
１表面にはコレクタ電極が接触し、コレクタ端子Ｃに接
続される。
【００１２】図１に示す構造の中で、ｐ＋ 層１， ｎ
＋ 層２およびｎ− 層３， ｐ＋ 領域６よりなるｐ
ｎｐトランジスタが図４のクランプ用トランジスタ２４
に対応し、ｐ＋ 領域１１およびｎ＋ 領域１２よりな
るダイオードが図４のダイオード２５に対応する。そし
て、ｐ＋ 層１， ｎ＋ 層２およびｎ− 層３， ｐ
＋ ベース領域５によりなるｐｎｐトランジスタは図４
のトランジスタ２１に対応するＩＧＢＴの活性領域であ
るが、ｐｎｐトランジスタ２１，２４のコレクタ・エミ
ッタ間降伏電圧ＢＶＣＥＯ は、そのコレクタ領域５，
６の接合深さにより制御できる。異なるシリコン・ウ
エハ間では比抵抗， 厚さはばらついても、同一チップ
内ではそのばらつきは極めて小さい。従ってＩＧＢＴの
トランジスタ２１とクランプ用トランジスタ２４のＢＶ
ＣＥＯ の差は、ｐ＋ 領域４， ５の深さの制御によ
って５０Ｖあるいは１００ Ｖなど、ほぼ一定の値にな
るように製作することが容易である。
＋ 層２およびｎ− 層３， ｐ＋ 領域６よりなるｐ
ｎｐトランジスタが図４のクランプ用トランジスタ２４
に対応し、ｐ＋ 領域１１およびｎ＋ 領域１２よりな
るダイオードが図４のダイオード２５に対応する。そし
て、ｐ＋ 層１， ｎ＋ 層２およびｎ− 層３， ｐ
＋ ベース領域５によりなるｐｎｐトランジスタは図４
のトランジスタ２１に対応するＩＧＢＴの活性領域であ
るが、ｐｎｐトランジスタ２１，２４のコレクタ・エミ
ッタ間降伏電圧ＢＶＣＥＯ は、そのコレクタ領域５，
６の接合深さにより制御できる。異なるシリコン・ウ
エハ間では比抵抗， 厚さはばらついても、同一チップ
内ではそのばらつきは極めて小さい。従ってＩＧＢＴの
トランジスタ２１とクランプ用トランジスタ２４のＢＶ
ＣＥＯ の差は、ｐ＋ 領域４， ５の深さの制御によ
って５０Ｖあるいは１００ Ｖなど、ほぼ一定の値にな
るように製作することが容易である。
【００１３】図５は本発明の別の実施例のＩＧＢＴを示
し、図１と共通の部分には同一の符号が付されている。 この場合は、クランプ用トランジスタのためのｐ＋ 領
域６をｐ＋ ベース領域５と同時に同じ深さに形成し、
ｐ＋ 領域６の下にバッファ層２より厚いｎ＋ 層１７
を設ける。 これによりｐ＋ 領域６から伸びるｎ−層３内の空乏層
をｎ＋ バッファ層１７にパンチスルーさせ、クランプ
用ｐｎｐトランジスタ２４のＢＶＣＥＯ をＩＧＢＴの
活性領域のｐｎｐトランジスタ２１のそれより低くして
いる。
し、図１と共通の部分には同一の符号が付されている。 この場合は、クランプ用トランジスタのためのｐ＋ 領
域６をｐ＋ ベース領域５と同時に同じ深さに形成し、
ｐ＋ 領域６の下にバッファ層２より厚いｎ＋ 層１７
を設ける。 これによりｐ＋ 領域６から伸びるｎ−層３内の空乏層
をｎ＋ バッファ層１７にパンチスルーさせ、クランプ
用ｐｎｐトランジスタ２４のＢＶＣＥＯ をＩＧＢＴの
活性領域のｐｎｐトランジスタ２１のそれより低くして
いる。
【００１４】図１， 図５に示した実施例ではｐ＋ コ
レクタ層１とｎ− 層３の間にｎ＋ バッファ層２が介
在しているが、バッファ層を省略したＩＧＢＴにも実施
できる。 その場合、図５に示す方式では、ｎ＋ バッファ層１７
のみを形成する。なお、本発明はｐチャネルＩＧＢＴで
も、すべての層および領域の導電型を逆にすることによ
り実施できる。
レクタ層１とｎ− 層３の間にｎ＋ バッファ層２が介
在しているが、バッファ層を省略したＩＧＢＴにも実施
できる。 その場合、図５に示す方式では、ｎ＋ バッファ層１７
のみを形成する。なお、本発明はｐチャネルＩＧＢＴで
も、すべての層および領域の導電型を逆にすることによ
り実施できる。
【００１５】
【発明の効果】本発明によれば、ＩＧＢＴのコレクタ・
ゲート間に加わる異常電圧をバイパスして、ＩＧＢＴを
オン状態にするクランプ用バイポーラトランジスタを同
一半導体素体内に形成する。このクランプ用トランジス
タのＢＶＣＥＯ は、そのオープンベース幅をＩＧＢＴ
の活性領域であるバイポーラトランジスタのオープンベ
ース幅より狭くすることにより、そのトランジスタのＢ
ＶＣＥＯ より所期の差だけ低くすることができる。従
ってクランプ用トランジスタのＢＶＣＥＯ 以上の異常
電圧のエネルギーは、ＩＧＢＴがオン状態になることに
より吸収され、ＩＧＢＴのターンオフ耐量が高くなり、
信頼性が向上する。また、クランプ用トランジスタのＢ
ＶＣＥＯ とＩＧＢＴ本体のバイポーラトランジスタの
ＢＶＣＥＯ との差のばらつきを少なくできるので、そ
の差を多くとる必要がなく、高耐圧ＩＧＢＴの場合もそ
れほど余裕をとらなくてもよく、耐圧を高く設定する必
要がない。このことは、そのＩＧＢＴのオン電圧とスイ
ッチング速度との間のトレードオフ関係を大幅に改善す
る。さらにクランプ用トランジスタと直列接続のダイオ
ードも半導体素体上に形成することにより、外付けの場
合に比し配線のインダクタンス成分を著しく低くするこ
とができる。
ゲート間に加わる異常電圧をバイパスして、ＩＧＢＴを
オン状態にするクランプ用バイポーラトランジスタを同
一半導体素体内に形成する。このクランプ用トランジス
タのＢＶＣＥＯ は、そのオープンベース幅をＩＧＢＴ
の活性領域であるバイポーラトランジスタのオープンベ
ース幅より狭くすることにより、そのトランジスタのＢ
ＶＣＥＯ より所期の差だけ低くすることができる。従
ってクランプ用トランジスタのＢＶＣＥＯ 以上の異常
電圧のエネルギーは、ＩＧＢＴがオン状態になることに
より吸収され、ＩＧＢＴのターンオフ耐量が高くなり、
信頼性が向上する。また、クランプ用トランジスタのＢ
ＶＣＥＯ とＩＧＢＴ本体のバイポーラトランジスタの
ＢＶＣＥＯ との差のばらつきを少なくできるので、そ
の差を多くとる必要がなく、高耐圧ＩＧＢＴの場合もそ
れほど余裕をとらなくてもよく、耐圧を高く設定する必
要がない。このことは、そのＩＧＢＴのオン電圧とスイ
ッチング速度との間のトレードオフ関係を大幅に改善す
る。さらにクランプ用トランジスタと直列接続のダイオ
ードも半導体素体上に形成することにより、外付けの場
合に比し配線のインダクタンス成分を著しく低くするこ
とができる。
【図１】本発明の一実施例のｎチャネルＩＧＢＴの断面
図
図
【図２】従来の保護方法を備えたＩＧＢＴの等価回路図
【図３】負荷短絡時のＩＧＢＴの電流， 電圧波形線図
【図４】本発明によるＩＧＢＴの等価回路図
【図５】本
発明の別の実施例のｎチャネルＩＧＢＴの断面図
発明の別の実施例のｎチャネルＩＧＢＴの断面図
１ ｐ＋ コレクタ層
２ ｎ＋ バッファ層
３ ｎ− 層
４ ｐベース領域
５ ｐ＋ ベース領域
６ ｐ＋ 領域
７ ｎ＋ エミッタ領域
８ ゲート電極
９ ゲート酸化膜
１０ 絶縁膜
１１ ダイオードｐ＋ 領域
１２ ダイオードｎ＋ 領域
１４ エミッタ電極
１６ 接続電極
１７ 厚いｎ＋ バッファ層
Claims (4)
- 【請求項１】第一導電型のコレクタ層の一側に少なくと
もコレクタ層より遠い側が高比抵抗層である第二導電型
の層を備え、その第二導電型高比抵抗層の表面層内に第
一導電型のベース領域が選択的に形成され、そのベース
領域の表面層内に第二導電型のエミッタ領域が選択的に
形成され、ベース領域の前記第二導電型高比抵抗層とエ
ミッタ領域とにはさまれた部分をチャネル領域としてそ
の上に絶縁膜を介するゲート電極、ベース領域とエミッ
タ領域とに共通に接触するエミッタ電極およびコレクタ
層に接触するコレクタ電極がそれぞれ設けられるものに
おいて、前記第二導電型高比抵抗層の表面層内にベース
領域と分離して第一導電型の付設領域が選択的に形成さ
れ、その付設領域のコレクタ層側における第二導電型高
比抵抗層の幅がベース領域のコレクタ層側における第二
導電型高比抵抗層の幅より狭く、前記付設領域に接触す
る付設電極とゲート電極の間に付設電極側に第一導電型
層、ゲート電極側に第二導電型層を有するダイオードが
接続されたことを特徴とする伝導度変調型ＭＯＳＦＥＴ
。 - 【請求項２】第二導電型高比抵抗層が実質的に均一な厚
さをもち、付設領域の深さがベース領域の深さより深く
された請求項１記載の伝導度変調型ＭＯＳＦＥＴ。 - 【請求項３】付設領域がベース領域と実質的に等しい深
さをもち、第二導電型高比抵抗層とコレクタ層の間に第
二導電型低比抵抗層が介在し、その低比抵抗層の厚さが
付設領域に対向する部分でベース領域に対向する部分よ
り厚くされた請求項１記載の伝導度変調型ＭＯＳＦＥＴ
。 - 【請求項４】付設電極、ゲート電極間に接続されるダイ
オードが第二導電型高比抵抗層のベース領域および付設
領域の設けられた表面上に絶縁膜を介して備えられた半
導体層の第一導電型の領域と第二導電型の領域よりなる
請求項１， ２あるいは３記載の伝導度変調型ＭＯＳＦ
ＥＴ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055202A JPH04291767A (ja) | 1991-03-20 | 1991-03-20 | 伝導度変調型ｍｏｓｆｅｔ |
| US07/819,793 US5221850A (en) | 1991-03-20 | 1992-01-13 | Conductivity-modulating mosfet |
| DE4208695A DE4208695C2 (de) | 1991-03-20 | 1992-03-18 | Leitungsmodulations MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055202A JPH04291767A (ja) | 1991-03-20 | 1991-03-20 | 伝導度変調型ｍｏｓｆｅｔ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291767A true JPH04291767A (ja) | 1992-10-15 |
Family
ID=12992088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055202A Pending JPH04291767A (ja) | 1991-03-20 | 1991-03-20 | 伝導度変調型ｍｏｓｆｅｔ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5221850A (ja) |
| JP (1) | JPH04291767A (ja) |
| DE (1) | DE4208695C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0657933A1 (en) * | 1993-12-13 | 1995-06-14 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Integrated structure active clamp for the protection of power semiconductor devices against overvoltages |
| US8803190B2 (en) | 2012-04-02 | 2014-08-12 | Fuji Electric Co., Ltd. | Semiconductor device |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422509A (en) * | 1992-04-02 | 1995-06-06 | Consorzio Per La Ricerca Sulla Microelettronica Nel Meszzogiorno | Integrated current-limiter device for power MOS transistors |
| DE4228832C2 (de) * | 1992-08-29 | 1994-11-24 | Daimler Benz Ag | Feldeffekt-gesteuertes Halbleiterbauelement |
| EP0697739B1 (en) * | 1994-08-02 | 2001-10-31 | STMicroelectronics S.r.l. | Insulated gate bipolar transistor |
| US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| US5998837A (en) * | 1995-06-02 | 1999-12-07 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode having adjustable breakdown voltage |
| JP2988871B2 (ja) * | 1995-06-02 | 1999-12-13 | シリコニックス・インコーポレイテッド | トレンチゲートパワーｍｏｓｆｅｔ |
| US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
| US5847942A (en) * | 1996-05-30 | 1998-12-08 | Unitrode Corporation | Controller for isolated boost converter with improved detection of RMS input voltage for distortion reduction and having load-dependent overlap conduction delay of shunt MOSFET |
| US6104149A (en) * | 1997-02-28 | 2000-08-15 | International Rectifier Corp. | Circuit and method for improving short-circuit capability of IGBTs |
| JP4272854B2 (ja) * | 2002-07-10 | 2009-06-03 | キヤノン株式会社 | 半導体装置及びそれを用いた液体吐出装置 |
| US9437729B2 (en) * | 2007-01-08 | 2016-09-06 | Vishay-Siliconix | High-density power MOSFET with planarized metalization |
| US9947770B2 (en) * | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
| US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
| US9443974B2 (en) | 2009-08-27 | 2016-09-13 | Vishay-Siliconix | Super junction trench power MOSFET device fabrication |
| US9431530B2 (en) * | 2009-10-20 | 2016-08-30 | Vishay-Siliconix | Super-high density trench MOSFET |
| US8482078B2 (en) | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US9722041B2 (en) | 2012-09-19 | 2017-08-01 | Vishay-Siliconix | Breakdown voltage blocking device |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| KR102098996B1 (ko) | 2014-08-19 | 2020-04-08 | 비쉐이-실리코닉스 | 초접합 금속 산화물 반도체 전계 효과 트랜지스터 |
| EP4565029A3 (en) | 2014-08-19 | 2025-07-30 | Vishay-Siliconix | Mosfet semiconductor device |
| US10366867B2 (en) * | 2016-08-19 | 2019-07-30 | Applied Materials, Inc. | Temperature measurement for substrate carrier using a heater element array |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236187U (ja) * | 1985-08-23 | 1987-03-03 | ||
| JPH0145331Y2 (ja) * | 1983-07-27 | 1989-12-27 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4023691A (en) * | 1975-09-15 | 1977-05-17 | United States Fused Quartz Company, Inc. | Method of transferring semi-conductor discs by a hinged transfer carrier |
| JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
| US4532534A (en) * | 1982-09-07 | 1985-07-30 | Rca Corporation | MOSFET with perimeter channel |
| JPS59149056A (ja) * | 1983-02-15 | 1984-08-25 | Nissan Motor Co Ltd | 縦型ｍｏｓトランジスタ |
| JPS60177675A (ja) * | 1984-02-24 | 1985-09-11 | Hitachi Ltd | 絶縁ゲ−ト半導体装置 |
| JPS61216363A (ja) * | 1985-03-22 | 1986-09-26 | Toshiba Corp | 伝導度変調型半導体装置 |
| JPH0685441B2 (ja) * | 1986-06-18 | 1994-10-26 | 日産自動車株式会社 | 半導体装置 |
| IT1213411B (it) * | 1986-12-17 | 1989-12-20 | Sgs Microelettronica Spa | Struttura mos di potenza con dispositivo di protezione contro le sovratensioni e processo per lasua fabbricazione. |
| JPH01215067A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 縦型絶縁ゲート電解効果トランジスタ |
| JPH025482A (ja) * | 1988-06-24 | 1990-01-10 | Hitachi Ltd | 縦形ｍｏｓｆｅｔ |
| JPH02163974A (ja) * | 1988-12-16 | 1990-06-25 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
-
1991
- 1991-03-20 JP JP3055202A patent/JPH04291767A/ja active Pending
-
1992
- 1992-01-13 US US07/819,793 patent/US5221850A/en not_active Expired - Lifetime
- 1992-03-18 DE DE4208695A patent/DE4208695C2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0145331Y2 (ja) * | 1983-07-27 | 1989-12-27 | ||
| JPS6236187U (ja) * | 1985-08-23 | 1987-03-03 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0657933A1 (en) * | 1993-12-13 | 1995-06-14 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Integrated structure active clamp for the protection of power semiconductor devices against overvoltages |
| US5530271A (en) * | 1993-12-13 | 1996-06-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Integrated structure active clamp for the protection of power semiconductor devices against overvoltages |
| US8803190B2 (en) | 2012-04-02 | 2014-08-12 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4208695A1 (de) | 1992-09-24 |
| US5221850A (en) | 1993-06-22 |
| DE4208695C2 (de) | 2000-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04291767A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP3243902B2 (ja) | 半導体装置 | |
| EP0697739B1 (en) | Insulated gate bipolar transistor | |
| JP2002222952A (ja) | 高耐圧半導体装置 | |
| US20200227527A1 (en) | Semiconductor device | |
| JPH05183114A (ja) | 半導体装置 | |
| JP7749787B2 (ja) | 半導体装置の駆動方法 | |
| JPH11345969A (ja) | 電力用半導体装置 | |
| US5559355A (en) | Vertical MOS semiconductor device | |
| US5079607A (en) | Mos type semiconductor device | |
| US5757034A (en) | Emitter switched thyristor | |
| JP3201213B2 (ja) | 半導体装置およびその制御方法 | |
| US5856683A (en) | MOS-controlled thyristor using a source cathode elecrode as the gate electrode of a MOSFET element | |
| EP0691687B1 (en) | Vertical MOS semiconductor device | |
| US5440164A (en) | MOS/bipolar device | |
| US7173290B2 (en) | Thyristor switch with turn-off current shunt, and operating method | |
| JP2001015750A (ja) | 半導体装置およびその使用方法 | |
| US5731605A (en) | Turn-off power semiconductor component with a particular ballast resistor structure | |
| JP2007236077A (ja) | モータ駆動装置 | |
| JPH07226511A (ja) | 半導体装置 | |
| EP0622854B1 (en) | Semiconductor switch with IGBT and thyristor | |
| JP2581233B2 (ja) | 横型伝導度変調ｍｏｓｆｅｔ | |
| US5412227A (en) | MOS-controlled thyristor with non-planar geometry | |
| JP3196575B2 (ja) | 複合半導体装置及びそれを使った電力変換装置 | |
| JPH09283755A (ja) | 半導体装置 |