JPS6035852B2 - トランジスタ電力スイツチ - Google Patents

Description

【発明の詳細な説明】 本発明は、負荷を流れる平均電流の制御のために使用す
る、制御トランジスタおよびパワトランジスタを有する
トランジスタ電力スイッチであって、制御トランジスタ
のコレクタは第１の抵抗を介して動作電圧の一方の端子
に接続され、制御トランジスタとパワトランジスタの各
ェミッ外ま共に動作電圧の他方の端子に接続され、パワ
トランジスタのベースは第２の抵抗を介して制御トラン
ジスタのコレク外こ接続されており、負荷を流れる平均
電流は、パワトランジスタの投入接続持続期間の、パヮ
トランジスタの投入接続持続期間と遮断期間との和に対
する比によって制御されるトランジスタ電力スイッチに
関する。

この種のトランジスタ電力スイッチは公知であり、しか
もパワトランジスタのコレク外ま制御トランジスタのコ
レクタに接続され、パワトランジスタのベースは制御ト
ランジスタのェミツタに接続される。

ダーリントン接続として公知のこの回路は、発電機用電
圧調整器において低い制御電流で間に合うようにするた
めのトランジスタ電力スイッチとして使用する。この回
路で得られる最小飽和電圧はパワトランジスタのベース
ーヱミッタ電圧と制御トランジスタのコレクターヱミッ
夕霞圧とから形成される。両電圧は通常ＩＶ以上にある
が、パワトランジスタによって０．５Ｖ以下の飽和電圧
を得ることもできる。ダーリントン接続回路から成るト
ランジスタ電力スイッチは投入接続作動状態において大
きな損失電力を有し、遮断状態において損失電力は零で
ある。

このダーリントン接続回路は種々の衝撃係数（例えば発
電機の電圧調整器において作動期間と周期との比を衝撃
係数と称す）で作動する場合、零に近い最小値と期間中
に生ずる最大値との間の平均損失電力が変動し、上述の
電圧調整器の場合この平均損失電力は０．６Ｗと６Ｗと
の間で変動する。トランジスタ電力スイッチの所属する
回路が温度依存の機能を有する場合、トランジスタ電力
スイッチを他の回路から熱的に減結合するのでなければ
、上記の温度依存の機能は衝撃係数に依存する。熱減給
合は事情により回路を個別化素子で構成の際多大の構造
上の出費を招き、また混成集積回路でも困難で、しかも
全回路のモノリシツク集積回路の場合殆んど不可能であ
る。この種の欠点は冒頭に述べたトランジスタ電力スイ
ッチの場合回避することができる、すなわち本発明によ
れば、パワトランジスタのベースと制御トランジスタの
コレク夕との間の接続線に第２の抵抗を接続し、さらに
第１の抵抗と第２の抵抗の抵抗値の和を、制御トランジ
スタの遮断時にパワトランジス夕のベースに流れる電流
が当該パワトランジスタを全作動状態において飽和領域
に保持するように選定し、第１の抵抗は、制御トランジ
スタの投入接続の際、当該抵抗および制御トランジスタ
のコレクターェミッタ回路で変換された損失電力の和が
、制御トランジスタの遮断の際、両抵抗およびパワトラ
ンジスタに発生する損失電力の和と等しくなるように選
定されている。

制御トランジスタのコレク夕を第１抵抗を介して動作電
圧の一方の端子に接続し、また両トランジスタのェミッ
タを動作電圧の池端に接続する。さらにパワトランジス
タのベースを第２抵抗を介して制御トランジスタのコレ
ク外こ接続する。また制御トランジスタの遮断の際パワ
トランジスタのベースに流れる電流が全作動状態におい
てこのトランジスタを飽和範囲に保持するように両抵抗
の和を選定する。また制御トランジスタの作動の際第１
抵抗と制御トランジスタのコレクターヱミッタ間で変換
された損失電力の和が、制御トランジスタの遮断の際両
抵抗およびパワトランジスタにおいて発生する損失電力
の和とほぼ等しくなるように第１抵抗を選定する。トラ
ンジスタ電力スイッチによって切換られる負荷が抵抗か
ら成る場合、この種の装置によってトランジスタ電力ス
イッチで変換された損失電力は構成素子のパラメ−夕の
通常のばらつきを考慮に入れて衝撃係数に全く関係しな
いようにされる。

トランジスタ電力スイッチによって切換られる負荷をフ
ライホイールダイオードを用いて結合されたインダクタ
ンスから構成する場合、トランジスタ電力スイッチによ
り変換された損失電力は衝撃係数に依存せず零に近似す
るように上記装置によって達成される。なぜならこの場
合キィーング電流の振幅は衝撃係数に依存しないからで
ある。この零の近似から本発明の別の実施例において、
最初の近似が行われる。制御トランジスタの制御回路が
制御トランジスタの相補トランジスタを含む場合、制御
トランジスタの制御回路で変換された損失電力がエネル
ギー平衡に次のように関する。

すわち制御トランジスタの作動接続の際制御トランジス
タのコレクタ抵抗およびコレクターェミッタ回路で変換
された損失電力の和が制御トランジスタの制御回路で変
換された損失電力を含めて制御トランジスタの遮断の際
両抵抗およびパヮトランジスタに発生する損失電力の和
と等しくなるように制御トランジスタのコレク夕抵抗の
回路定数を定める。本発明の別の実施例においてパワト
ランジスタをダーリントン髪続回路として構成すること
もでき、このことは例えば高動作電圧のために設計され
た回路にとって有利である。

次に本発明を実施例について図面により詳細に説明する
。

第１図は本発明のトランジスタ電力スイッチを示す。

制御トランジスタを１により示し、パワトランジスタを
２により示す。更に制御トランジスターのコレクタ抵抗
をＲ，により示す。制御トランジスタ１のコレクタとパ
ワトランジスタ２のベースとの間には抵抗Ｒ２が接続さ
れている。トランジスタ電力スイッチにより投入・遮断
される負荷をＲ，Ｌにより示す。但し負荷の抵抗分をＲ
により示し、負荷にィンダクタンスがある場合にはこれ
をＬにより示す。またパワトランジスタ２のコレクタ体
抵抗をＲ４により示し、パワトランジスタ２のコレクタ
ーェミッタ間の内部電位差をＵ２により示す。更にフラ
イホイールダイオードＤの内部電位差をＵ３により示し
、フライホィ−ルダィオードＤの順方向抵抗をＲ３によ
り示す。制御トランジスタ１が不導通であれば、コレク
タ抵抗Ｒ，および抵抗Ｒ２を介して電流１，．が流れる
。他方制御トランジスターが導適すれば、コレクタ抵抗
Ｒ，を介して電流１，２が流れる。パワトランジスタ２
が持続して導適している場合、パワトランジスタ２には
コレクタ電流１２が流れる。フライホイールダイオード
Ｄには電流１３が流れる。動作電圧をＵ，により示す。
負荷が主として誘導性を呈する場合には、パワトランジ
スタ２が不導通になる否や電流１２‘まフライホイール
ダイオードＤの方向に切り換えられる。

衝撃係数（即ち通電時間と周期との比）をｍで示せば、
【１）１３；１２．ｍ 制御回路の平均損失電力Ｎｓおよび負荷回路の平均損失
電力Ｎしを、式‘…こ基いて第１図から算出することが
できる。

式【小ま制御回路の平均損失電力Ｎｓ上を示し、式醐は
負荷回路の平均損失電力ＮＬを示す。■ ＮＳ‘＝Ｕ．
・１，２−Ｕ．・（１，２−１，．）・ｍ‘３｝ ＮＬ
＝（Ｒ４−Ｒ３）・１２２・ｍ３十〔（Ｕ２一Ｕ３）十
Ｒ３・１２〕・１２・ｍ２十Ｕ３・１２・ｍ パワトランジスタ２のコレクタ回路の負荷が純抵抗より
成る場合には、式｛３｝のＮＬの代わりに式｛４’のＮ
Ｒが得られる。

■ ＮＲ＝（Ｕ２・１２十Ｒ４・１２２）・ｍフライホ
イールダイオードＤを無視すれば、式脚においてＵ３＝
Ｒ３＝０である。

その結果式【３｝‘ま式（＄）に変形される。（＄）
ＮＬ＝Ｒ４・１２２・ｍ３十Ｕ２・１２・ｍ２次に制御
回路の平均損失電力と負荷回路の平均損失電力との和が
できる限り一定に維持されるように、パラメータを選定
する。

このようにすれば、式｛５ぬいし式（９）が成立する。
｛５Ｉ ＮＳｔ＋ＮＬをＣｏｎＳｔ，（母）
Ｎｓｔ十ＮＲニＣｏｎＳｔ．近似的に考えれば、パ
ワトランジスタ２のコレクターェミッタ間の内部電位差
Ｕ２なし、しフライホイールダイオードＤの内部電位差
Ｕ３を、容易に電流１２‘こ無関係な値とみなすことが
できる。

次に通常のダーリントン接続との比較により、本発明の
トランジスタ電力スイッチの利点を説明する。第１図の
トランジスタ電力スイッチのパラメータを下記の値に設
定する。ＵＩ＝１４Ｖ、１２＝５Ａ、１１１＝０．２Ａ
Ｕ２：０．２Ｖ、Ｒ４＝７０ｍＱダーリントン接続の場
合Ｕ２＝１．２Ｖ＝ｃｏｎｓｔ．制御回路の平均損失電
力と負荷回路の平均損失電力との和Ｎ（即ち総平均損失
電力）を衝撃係数ｍの関数と見倣し、平均値からの総平
均損失電力Ｎの変動をできる限り小さくおさえても一般
に意味がない。

何故なら温度の変動に基〈総平均損失電力Ｎの最大値と
最小値との差の方が決定的だからである。それ故ｍ＝０
の時の制御回路の平均損失電力Ｎｓｔとｍ＝１の時の負
荷回路の平均損失電力ＮＬとを等号で結び、その結果得
られる電流１．，を付加することによって、式■、‘３
｝から電流１，２が簡単に求められる。損失電力の変動
を衝撃係数の関数と見倣し、しかもフライホイールダイ
オードパラメータの適当な選定によって損失電力の変動
を小さくすることができる。しかしそのための特別な出
費は必要でない。フライホイールダィオードのパラメー
タとの関係を示すために、３つの異なるダイオードＤ，
，Ｄ２，Ｄ３について示す。式■から■ ＮＳｔ（ｍ＝
０）＝ＮＬ（ｍｉｌ） 制御トランジスタ１が投入接続された場合の制御電流１
，２は０．４Ａである。

表１において平均損失電流は衝撃係数ｍに関連して通常
のダーリントン接続および本発明による４つの実施例（
そのうちの１実施例はフライホイールダイオードＤを含
まず、他の実施例は種々のパラメータを有するフライホ
イールダイオードを含む）に対して示されている。

（表１） 表１は平均損失電力は衝撃係数に関連してダーリントン
接続回路および誘導性負荷を有する本発明による回路に
ついてワットの単位で示されている。

この種の装置に誤差として作用する最大の損失電力差を
表２に示す。

ダーリントン接続の際生ずる６Ｗの電力変動はフライホ
イールダイオードを含まない本発明による装置を用いる
ことによって０．９Ｗ、すなわち誤差を１５％へ軽減で
きる。フライホイールダイオードを用いることによって
損失電力の変動は０．２５Ｗ〜０．４５Ｗとなる。（表
２）表２は誘導負荷の場合のダーリントン接続回路およ
び本発明による回路における衝撃係数ｍ＝０とｍ＝１と
の間の平均損失電力の最大変動を示す。

パラメータが製作のばらつきを有する場合、勿論誤差が
大きくなる。

表３に３つの異なる電流対１，．、１．２の誤差を示す
。抵抗ないし電流が土１５％だけ変動する場合、誤差が
倍増する。ダーリントン接続回路に較べて本発明による
回路の利点は明らかである。（表３） 表３は土１５％の電流１，．、１，２の変動時ないし抵
抗Ｒ，，Ｒ２の相応の変動時の最大誤差を示す。

このような回路を厚膜集積回路技術ないし薄膜集積回路
技術ないしプリント配線板で製作した場合、パラメータ
を少くとも一部補償ないし正確に制限することができる
。これらの場合制御トランジスタ１に対する制御回路の
損失電力もまた考慮ることができる。第２、第３図の構
造において左側に制御トランジスタ１、右側にパワトラ
ンジスタ２が配置され、但し帯状電極の軸は相互に垂直
に配置されている。

この種の配置はパワトランジスタ２のマルチセル構造体
の場合スペースの削減上特に有利である。９川ま基体、
９１は基体上に析出されたェピタキシャル層、９２は絶
縁拡散層、９３は絶縁被覆層、９４はいわゆるコレクタ
接続拡散（この場合導体層ＬＩと、例えばアルミニウム
のような金属から成る制御トランジスタ１のコレクタ接
点９６との間に低抵抗接続がなされる）を示す。

９５はベース拡散で形成された抵抗Ｒ２からパワトラン
ジスタ２のベースＢ２への導体路を示す。

９７はパワトランジスタ２の部分コレクタＣ２１，Ｃ２
２，Ｃ２ｎの導体路を示し、９８，９９は抵抗Ｒ２の両
接点接続用窓を示す。

第４図のマルチセル構造体においてパヮトランジスタ２
は部分トランジスタ２１，２２，２３．・・・・・２ｎ
に分割され、同様に抵抗Ｒ２は４１，４２，４３…・・
・４ｎに分割され、但し各部分抵抗は抵抗Ｒ２のｎ−倍
値を有する。

本発明による抵抗Ｒ２のある回路定数値において、部分
トランジスタ２１・・・・・・２ｎを有する、パワトラ
ンジスタ２がェミッタ電流密度の範囲内で動作され、こ
の範囲内の電流増幅度がコレクタ電流の増大につれて低
減する限り、部分抵抗の電圧降下は個々の素子への電流
分配が安定状態のまま保持されるようにする。それ故対
称および安定化抵抗を部分トランジスタ２１，２２・・
・・・・２ｎの各ェミッタ側に接続する必要はない。第
５、第６図において抵抗Ｒ２ないし部分抵抗４１…・・
・４ｎは導電層拡散により製作されている。

１００はコレクタ接続拡散により製作される抵抗Ｒ２の
ベース側とパワトランジスタ２のベースＢ２の導体路９
５との間の接点を示す。

その他の構成素子は第２、第３図のそれに一致する。ス
ペースを節減するために、抵抗Ｒ，，Ｒ２を２つの面に
重ねて配置すると有利である。第７、第８図において抵
抗Ｒ，は導電層の拡散によって形成され、抵抗Ｒ２はベ
ース拡散によって形成されている。抵抗Ｒ，は最大電力
密度を有する。

クリスタル表面を良好に使用するために、この抵抗を少
くとも２つの部分抵抗に分割すると有利であり、但しこ
れら部分抵抗３１，３２，３３・・・・・・３ｍを並列
または直列に接続することができる。しかも部分抵抗を
種々の拡散領域から形成すると有利である。次にパワト
ランジスタ２のマルチセル構造を示す。

抵抗Ｒ，の電圧側と動作電圧を供給する導線１０２との
間の接続は素子１０１（コレクタ接続拡散によって生ず
る）によって製作されている。大電流用装置の場合第９
図において制御トランジスタ１に鏡像的にパワトランジ
ス夕２の第２のマルチセル構造群を配置すると有利であ
る。結晶温度が高い場合でもパワトランジス夕２を確実
に遮断するために、制御トランジスタ１は十分に低い飽
和電圧をもたなければならない。この種の条件は制御ト
ランジスタ１を連鎖接続形に構成することによって簡単
に達成される。これに所属する第第１０、第１１、第１
２図の回路図において制御トランジスタ１を形成するト
ランジスタを示す。制御トランジスタ１のコレクタ抵抗
Ｒ，は２つの部分抵抗、すなわち高抵抗部分３ａと低抵
抗部分３ｂに分割されている。制御トランジスタ１１の
ベースＢＩＩと制御トランジスター２の０ベースＢ１２
、ならびにベース接続端子ＢＩとの間に配置された抵抗
６１，６２は両ベース電流ｍｌｌとＩＢ１２を確実に制
限するために使用する。制御トランジスターの連鎖接続
のもう１つの実施例を第１１図に示す。

そこにおいてトランジスタ１１，１２はェミツタホロワ
として接続され、例えばェミッタＥＩＩはベースＢ１２
に接続されている。抵抗６３をベース・ＩＪ−ク抵抗と
して使用する。大面積のチップを導電性接着材料を有す
るへッダ上に装着するようにすると有利である。

その際へツダと、接地電位に接続される全集蹟回路（Ｅ
１，Ｅ２、他の図示してない素子）との間の接続が形成
される。第１２図において８０はへッダ、８２はチップ
、８３は接着材料、８４は接地電位に接続された金属化
部分を示す。第１３図において発電機用電圧調整器の機
械的構造を示す。

へッダ８０は全構造に対する担体を形成する。チップ８
２（本発明によるトランジスタ電力スイッチに接続され
た制御回路を有する）は導電性接着材料８３と共にへッ
ダ上に装着されている。７４はへッダ８０中に気密に敵
着された集積回路の端子を示し、集積回路はボンド線７
５を介してチップ８２の図示してない接点に接続されて
いる。

７６は両ブラシを示す。

両ブラシを介して回転子のスリップリングが接続され、
スリップリングはブラシ保持子７７を用いて保持されて
いる。７１は固定ピン、７２は絶縁部材、７３は動作電
圧の給電用ばね髭点を示す。

電気回路に他の電気構成素子で補足することもできる。
また５０は励磁巻線に対して並列に接続されたフライホ
イールダイオードを示し、５１はコンデンサを示す。第
１４図は上述の装置と同種の実施例を示す。

その際フライホイールダイオード５０はモノリシックに
集積され、コンデンサ５１は密閉されたケーシング内に
収納されている。全制御器は正の動作電圧の端子と磁界
とに対して２つの絶縁された方法を有する。ケーシング
は接地端子を再び形成する。・第１５図はモノリシック
集積フライホイールダイオードの構造を示す。

埋込み導電層１０６は基体１０５へ拡散され、それによ
ってェピタキシャル層１０７が分離されている。それに
よって絶縁拡散層１０８と共に一部深い接続拡散層１０
９が設けられている。同様に拡散された領域１１０は通
常トランジスタのベースを形成する。第１５図において
この拡散領域１１０はフライホィールダィオードＤの一
方の電極を形成する。他方の電極はェピタキシャル層１
０７、導電層１０６、接続拡散層１０９によって形成さ
れている。深い接続拡散層はダイオードをリング状に取
囲み、しかも埋込まれた導電層１０６上に載っているよ
うに定められている。この種のダイオードが順方向に作
動すれば、電極１１０は寄生トランジスタのヱミッタを
形成し、電極１０６，１０７，ＩＤ９はベースを形成し
、基体１０５はコレクタを形成する。このトランジスタ
に全動作電圧が印加されるようになっている。コレクタ
電流が僅かしか流れないとすれば大きな損失電力が生ず
るだろう。従って少数キャリアがェピタキシャル層１０
６から基体１０５によって形成されたコレク夕側へ達す
ることを確実に回避しなければならない。このことは図
示のように電極１１０をリング形に囲綾する限り、高ド
ープされた接続拡散１０９によって得られる、なぜなら
少数キャリアが高ドープされた領域１０６，１０８で再
結合されるからである。ここでｎｐｎ形トランジスタと
して示したトランジスタ電力スイッチはｐｎｐ形トラン
ジスタとすることもできる。

モノリシック集積回路技術の場合これらの構造は相補関
係にある。電圧および電流は逆極性すなわち逆方向を有
する。

【図面の簡単な説明】

第１図は負荷の切換のために使用する本発明によるトラ
ンジスタ電力スイッチの回路図、第２図は第１図の回路
モノリシツク集積構造の一部断面略図、第３図は第２図
の装置の平面略図、第４図はマルチセル構造のパワトラ
ンジスタの回路図、第５図は第１図の回路の第２抵抗を
導電層拡散によって形成するモノリシック集積構造の一
部断面略図、第６図は第５図の装置の平面略図、第７図
は第１図の回路の第１抵抗を導電層拡散によって形成し
、また第２抵抗をベース拡散によって形成するモノリシ
ック集積構造の一部断面略図、第８図は第７図の装置の
平面略図、第９図は第１図の回路の制御トランジスタを
マルチセル構造に構成されたパワトランジス夕に対して
垂直に配置されたモノリシック集積構造の平面図、第１
０図は２個のトランジスタから成る連鎖接続を有する制
御トランジスタの回路図、第１１図は第１０図の変形接
続され、かつ２個のトランジスタから成る制御トランジ
スタ用達鎖接続の回路図、第１２図は本発明によるトラ
ンジスタ電力スイッチを有するへッダ上のモノリシック
チップの断面図、第１３図は集積化されたフライホイー
ルダイオードのないトランジスタ電力スイッチを有する
発電機用電圧調整器の機械的構造の断面図、第１４図は
第１３図と同種の構成であるが、モノリシック集積フラ
イホイールダイオードを有する発電機用電圧調整器の機
械的構造の断面図、第１５図はモノリシツク集積フライ
ホイールダイオードの構造の一部斜視図を示す。 １……制御トランジスタ、２……パワトランジスタ、９
１・・・・・・ェピタキシャル層、９２・…・・絶縁拡
散層、９３・・・・・・絶縁拡散層、９４・・・・・・
コレクタ接続拡散層。 Ｆｉｇ．ｌ Ｆｉｇ．２ Ｆｉｇ．３ Ｆｉｇ‐ム Ｆｉ９，５ Ｆｉ９．６ Ｆｉｇ．７ Ｆｉ９．８ Ｆｉｇ．９ Ｆｉ９．１０ Ｆｉｇ．１１ Ｆｉｇ，１２ Ｆｉｇ，１３ Ｆｉｇ・仏 Ｆｉ９．１５

Claims (1)

【特許請求の範囲】
1. １ 負荷を流れる平均電流の制御のために使用する、制
   御トランジスタ１およびパワトランジスタ２を有するト
   ランジスタ電力スイツチであつて、前記制御トランジス
   タ１のコレクタは第１の抵抗Ｒ＿１を介して動作電圧の
   一方の端子に接続され、前記制御トランジスタ１と前記
   パワトランジスタ２の各エミツタは共に前記動作電圧の
   他方の端子に接続され、前記パワトランジスタ２のベー
   スは第２の抵抗Ｒ＿２を介して前記制御トランジスタ１
   のコレクタに接続されており、負荷を流れる平均電流は
   、前記パワトランジスタ２の投入接続持続期間の、前記
   パワトランジスタ２の投入接続持続期間と遮断期間との
   和に対する比によつて制御されるトランジスタ電力スイ
   ツチにおいて、前記第１の抵抗Ｒ＿１と前記第２の抵抗
   Ｒ＿２の抵抗値の和を、前記制御トランジスタ１の遮断
   時に前記パワトランジスタ２のベースに流れる電流が当
   該パワトランジスタ２を全作動状態において飽和領域に
   保持するように選定し、前記第１の抵抗Ｒ＿１は、前記
   制御トランジスタ１の投入接続の際、当該抵抗Ｒ＿１お
   よび前記制御トランジスタ１のコレクタ−エミツタ回路
   で変換された損失電力の和が、前記制御トランジスタ１
   の遮断の際、前記両抵抗Ｒ＿１，Ｒ＿２および前記パワ
   トランジスタ２に発生する損失電力の和と等しくなるよ
   うに選定されていることを特徴とするトランジスタ電力
   スイツチ。