JPS6036108B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6036108B2 JPS6036108B2 JP54083211A JP8321179A JPS6036108B2 JP S6036108 B2 JPS6036108 B2 JP S6036108B2 JP 54083211 A JP54083211 A JP 54083211A JP 8321179 A JP8321179 A JP 8321179A JP S6036108 B2 JPS6036108 B2 JP S6036108B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- popos
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、半導体基体（例えばＳｉ基板）内に形成され
た第１導電型の第１半導体領域（例えばＮ型コレクタ領
域）と、この第１半導体領域に接した状態で前記半導体
基体内に形成された第２導電型の第２半導体領域（例え
ばＰ型ベース領域）と、この第２半導体領域に接した第
１導電型の第３半導体領域（例えばＮ型ェミッタ領域）
とを有し、前記第１、第２及び第３半導体領域に電極（
例えばコレクタ電極、ベース電極、ェミッ夕電極）が夫
々設けられている半導体装置（例えばへテロ接合バィポ
ーラトランジスタ）に関するものである。
た第１導電型の第１半導体領域（例えばＮ型コレクタ領
域）と、この第１半導体領域に接した状態で前記半導体
基体内に形成された第２導電型の第２半導体領域（例え
ばＰ型ベース領域）と、この第２半導体領域に接した第
１導電型の第３半導体領域（例えばＮ型ェミッタ領域）
とを有し、前記第１、第２及び第３半導体領域に電極（
例えばコレクタ電極、ベース電極、ェミッ夕電極）が夫
々設けられている半導体装置（例えばへテロ接合バィポ
ーラトランジスタ）に関するものである。
へテロ接合バィボーラトランジスタでは一般に、ェミッ
タ領域のエネルギーバンドギャップがベース及びコレク
タ領域よりも大きく形成されており、そのバンドギャッ
プがベースから注入される少数キャリアの障壁として作
用している。
タ領域のエネルギーバンドギャップがベース及びコレク
タ領域よりも大きく形成されており、そのバンドギャッ
プがベースから注入される少数キャリアの障壁として作
用している。
従ってェミッ夕側へ移動する少数キャリアが電子と再結
合する割合が減少し、ベース電流ＩＢが減少して高電流
利得が期待される。しかしながら、接合間での再結合速
度が大きいために、十分高い電流利得のトランジスタは
禾だ、開発されていない。本発明は、新規な構成のへテ
ロ接合を有する半導体装置を提供するものであって、冒
頭に述べた半導体装置において、前記第３半導体領域が
、【ａ｝ 前記半導体基体の表面側に存在すること。‘
ｂ）前記半導体基体と同一の半導体成分と酸素とを含有
しかつ前記第２半導体領域よりも大きな禁止帯幅を有す
る部分（例えば後述のＰＯＰＯＳ）によって主に構成さ
れていること。
合する割合が減少し、ベース電流ＩＢが減少して高電流
利得が期待される。しかしながら、接合間での再結合速
度が大きいために、十分高い電流利得のトランジスタは
禾だ、開発されていない。本発明は、新規な構成のへテ
ロ接合を有する半導体装置を提供するものであって、冒
頭に述べた半導体装置において、前記第３半導体領域が
、【ａ｝ 前記半導体基体の表面側に存在すること。‘
ｂ）前記半導体基体と同一の半導体成分と酸素とを含有
しかつ前記第２半導体領域よりも大きな禁止帯幅を有す
る部分（例えば後述のＰＯＰＯＳ）によって主に構成さ
れていること。
を構成として夫々具備することを特徴とする半導体装置
に係るものである。このように構成することによって、
電流増幅率ｈＦＥが大きく、スイッチング特性に優れた
装置を提供できる。以下、本発明をへテロ接合バィポー
ラトランジス外こ適用した実施例を図面に付き述べる。
に係るものである。このように構成することによって、
電流増幅率ｈＦＥが大きく、スイッチング特性に優れた
装置を提供できる。以下、本発明をへテロ接合バィポー
ラトランジス外こ適用した実施例を図面に付き述べる。
まず本実施例によるトランジスタの基本的構成を第１及
び第２図に付き説明する。第１図の例では、Ｎ型コレク
タ領域となるＳｉ基板１にＰ型ベース領域２が拡散形成
され、このベース領域上に後述のＮ型ＳＩＰＯＳ層又は
ＰＯＰＯＳ層３が形成され、このＰＯＰＯＳ層自体がェ
ミッタ領域として機能するものである。第２図の例では
、べ−ス領域２内に低濃度Ｎ型半導体領域３ａが拡散形
成され、この領域上にＰＯＰＯＳ層３ｂが形成されてお
り、領域３ａとＰＯＰＯＳ層３ｂとの双方によって１つ
のェミッタ領域を構成している。ＰＯＰＯＳ層３，３ｂ
は所定の不純物及び酸素を含むポリシリコンからなる半
絶縁層（Ｎ型ＳＩＰＯＳ層）であって、例えばＮ２をキ
ャリアガスとしてＳｉ供給源のＳｉＨ４と０供給源のＮ
２０とＰ供給源のＰＨ３とを半導体基体１上に送込み、
６５０００でＳｉＨ４、Ｎ２０及びＰＨ３を熱分解させ
ることにより成長させた薄膜である。
び第２図に付き説明する。第１図の例では、Ｎ型コレク
タ領域となるＳｉ基板１にＰ型ベース領域２が拡散形成
され、このベース領域上に後述のＮ型ＳＩＰＯＳ層又は
ＰＯＰＯＳ層３が形成され、このＰＯＰＯＳ層自体がェ
ミッタ領域として機能するものである。第２図の例では
、べ−ス領域２内に低濃度Ｎ型半導体領域３ａが拡散形
成され、この領域上にＰＯＰＯＳ層３ｂが形成されてお
り、領域３ａとＰＯＰＯＳ層３ｂとの双方によって１つ
のェミッタ領域を構成している。ＰＯＰＯＳ層３，３ｂ
は所定の不純物及び酸素を含むポリシリコンからなる半
絶縁層（Ｎ型ＳＩＰＯＳ層）であって、例えばＮ２をキ
ャリアガスとしてＳｉ供給源のＳｉＨ４と０供給源のＮ
２０とＰ供給源のＰＨ３とを半導体基体１上に送込み、
６５０００でＳｉＨ４、Ｎ２０及びＰＨ３を熱分解させ
ることにより成長させた薄膜である。
このＰＯＰＯＳ層の組成は例えば、酸素４傘ｔ％（原子
数の百分率）、燐０．６ｔ％、シリコン５５．傘ｔ％で
あり、またその抵抗率はＰの含有によって純粋の○含有
ポリシリコン（１ぴ〜１び。Ｑ−肌）に比べて１０‐２
〜１ぴＱ−肌と低くなっている。但、この低抵抗率は気
相成長後に例えば１０００ｏｏで６び分間アニールする
ことによって得られるが、このアニールにより不活性の
Ｐ原子が活性化されてフェルミレベルを伝導帯側へシフ
トさせるからであると考えられる。こうしたＰＯＰＯＳ
層を有するへテロ接合バィポーラトランジス夕のエネル
ギーバンドを第３図及び第４図に示す。
数の百分率）、燐０．６ｔ％、シリコン５５．傘ｔ％で
あり、またその抵抗率はＰの含有によって純粋の○含有
ポリシリコン（１ぴ〜１び。Ｑ−肌）に比べて１０‐２
〜１ぴＱ−肌と低くなっている。但、この低抵抗率は気
相成長後に例えば１０００ｏｏで６び分間アニールする
ことによって得られるが、このアニールにより不活性の
Ｐ原子が活性化されてフェルミレベルを伝導帯側へシフ
トさせるからであると考えられる。こうしたＰＯＰＯＳ
層を有するへテロ接合バィポーラトランジス夕のエネル
ギーバンドを第３図及び第４図に示す。
ＰＯＰＯＳは酸素の高含有によって特性的にはＳｉ０２
に近くなっていて、禁止帯幅（バンドギャップ）が通常
のＳｉよりもかなり大きいものである。第３図は第１図
のトランジスタに、第４図は第２図のトランジスタは夫
々対応するが、ＰＯＰＯＳ層のバンドギャップは１．段
Ｖ程度とＳｉ（１．１ｅＶ）に比べて大きく、従ってＰ
ＯＰＯＳ（Ｎ−ＳＩＰＯＳ）−Ｓｉのへテロ接合部分に
は０．２Ｖ程度のホールバリア（障壁）△Ｅｖが存在す
ることになる。従ってこのＡＥｖによって、ベース領域
からのホールがェミッタ側へ移動するのが困難となり（
第３図）、或いは移動してもそのバリアによって跳返さ
れる（第４図）ことになる。第４図の場合は、Ｓｉ内の
ェミッタ領域３ａの深さは少数キャリア（ホール）の拡
散距離より小さいことが必要である。即ち、ェミッタへ
移動したホールは上記のバリアで効果的に鞍６返される
ので、ホールの再結合速度が非常に小さくなり、ホモ接
合のものよりずっと高いｈＦＥを得ることができる。し
かもｈＦ８を同じにしたときはベースの不純物濃度を高
くでき（ベース抵抗を低くでき）、スイッチング素子と
して極めて有利となる。第３図の例では、第４図と違っ
てＮ型Ｓｊのェミッ夕部分が存在せず、Ｎ型ＳｍＯＳ層
がＰ型ベース領域と直接接しているから、ベースからェ
ミツタに注入されるホールの蓄積が非常に少なくなり、
この点では周波数特性に著しく優れている。なおＰＯＰ
ＯＳ層３，３ｂ自体は所定量の酸素の含有によって優れ
たバッシべ−ション作用を有しており、トランジスタの
電気特性の向上に寄与している。なおＰＯＰＯＳ−Ｓｉ
の界面に界面準位が存在するが、この界面準位が再結合
中心として作用するので、アニールにより界面準位を除
去するのが望ましい。
に近くなっていて、禁止帯幅（バンドギャップ）が通常
のＳｉよりもかなり大きいものである。第３図は第１図
のトランジスタに、第４図は第２図のトランジスタは夫
々対応するが、ＰＯＰＯＳ層のバンドギャップは１．段
Ｖ程度とＳｉ（１．１ｅＶ）に比べて大きく、従ってＰ
ＯＰＯＳ（Ｎ−ＳＩＰＯＳ）−Ｓｉのへテロ接合部分に
は０．２Ｖ程度のホールバリア（障壁）△Ｅｖが存在す
ることになる。従ってこのＡＥｖによって、ベース領域
からのホールがェミッタ側へ移動するのが困難となり（
第３図）、或いは移動してもそのバリアによって跳返さ
れる（第４図）ことになる。第４図の場合は、Ｓｉ内の
ェミッタ領域３ａの深さは少数キャリア（ホール）の拡
散距離より小さいことが必要である。即ち、ェミッタへ
移動したホールは上記のバリアで効果的に鞍６返される
ので、ホールの再結合速度が非常に小さくなり、ホモ接
合のものよりずっと高いｈＦＥを得ることができる。し
かもｈＦ８を同じにしたときはベースの不純物濃度を高
くでき（ベース抵抗を低くでき）、スイッチング素子と
して極めて有利となる。第３図の例では、第４図と違っ
てＮ型Ｓｊのェミッ夕部分が存在せず、Ｎ型ＳｍＯＳ層
がＰ型ベース領域と直接接しているから、ベースからェ
ミツタに注入されるホールの蓄積が非常に少なくなり、
この点では周波数特性に著しく優れている。なおＰＯＰ
ＯＳ層３，３ｂ自体は所定量の酸素の含有によって優れ
たバッシべ−ション作用を有しており、トランジスタの
電気特性の向上に寄与している。なおＰＯＰＯＳ−Ｓｉ
の界面に界面準位が存在するが、この界面準位が再結合
中心として作用するので、アニールにより界面準位を除
去するのが望ましい。
例えば、第３図の例では９００００で、第４図の例では
１０００ｑｏで夫々１０分間、Ｎ２ガス中でアニールす
る。或いは、低温アニール（例えば３５０℃）を比中で
行うと、やはり界面での再結合速度を小さくでき、注入
効率を上げることができる。本実施例によるトランジス
外ま通常の拡散技術及び上記の気相成長法によって製造
できるが、特に第２図の低濃度Ｎ領域３ａはＳ皮ＯＳ層
３ｂを拡散源として拡散形成してもよい。
１０００ｑｏで夫々１０分間、Ｎ２ガス中でアニールす
る。或いは、低温アニール（例えば３５０℃）を比中で
行うと、やはり界面での再結合速度を小さくでき、注入
効率を上げることができる。本実施例によるトランジス
外ま通常の拡散技術及び上記の気相成長法によって製造
できるが、特に第２図の低濃度Ｎ領域３ａはＳ皮ＯＳ層
３ｂを拡散源として拡散形成してもよい。
即ち、高温処理によってＰＯＰＯＳ層３ｂの不純物をＰ
型ベース領域２の表面に浅く拡散し、Ｎ型に変換するこ
とによって不純物濃度１び９／が以下、例えば１び８／
洲のＮ型領域３ａを形成できる。第５図は具体的なへテ
ロ接合バィポーラトランジスタを示すが、第１図との対
応部分は共通符号を付している。但、ベース領域２はイ
オンィンプランテーションで形成しており、その周辺に
はＰ十型のガードリング４を設けている。また５はェミ
ッタ電極、６はベース電極、７はコレクタ電極、８はＳ
ｉ０２膜である。各電極はＡＩからなっているのが望ま
しいが、Ｔｉ−Ｗ−ＡＩ（ＡＩは最上層）の三層構造で
あってもよい。第６図はェミッタ濃度とｈＦＥの関係を
示している。
型ベース領域２の表面に浅く拡散し、Ｎ型に変換するこ
とによって不純物濃度１び９／が以下、例えば１び８／
洲のＮ型領域３ａを形成できる。第５図は具体的なへテ
ロ接合バィポーラトランジスタを示すが、第１図との対
応部分は共通符号を付している。但、ベース領域２はイ
オンィンプランテーションで形成しており、その周辺に
はＰ十型のガードリング４を設けている。また５はェミ
ッタ電極、６はベース電極、７はコレクタ電極、８はＳ
ｉ０２膜である。各電極はＡＩからなっているのが望ま
しいが、Ｔｉ−Ｗ−ＡＩ（ＡＩは最上層）の三層構造で
あってもよい。第６図はェミッタ濃度とｈＦＥの関係を
示している。
ここでは、ェミツタ深さは０．３仏、山一Ｓｉ間の再結
合速度Ｓ＝３×１び伽′ｓｅｃ、ポリＳｉ一Ｓｉ眉の再
結合速度Ｓ＝５０００ｃｍ／ｓｅｃ、Ｓ一Ｓｉ０２間の
再結合速度Ｓ＝１〜１０肌／ｓｅｃ、ベースのグンメル
ナンバ−ＧＢ＝１×１び３ｓｅｃ／抑４としている。従
来のトランジスタではェミッタ濃度は之１０２ｏノので
あってｈＦＥが１の軍度であるが、本実施例によるトラ
ンジスタでは再結合速度Ｓを水素アニールで小さくし、
Ｓの大きさ次第でェミッタ濃度を低くすることにより（
例えば１び８／が）、Ｓ＝１００とすればｈＦ８＝１０
０以上となる。これは、ＧＢの値との関係でｈＦ８との
相関性が適切であることを示している。第７図は、上述
の水素ァニールによって電流利得が増大することを示し
ているが、これは水素原子のドーピングによって界面再
結合速度が減少し、ｈＦＥが向上することを意味してい
る。
合速度Ｓ＝３×１び伽′ｓｅｃ、ポリＳｉ一Ｓｉ眉の再
結合速度Ｓ＝５０００ｃｍ／ｓｅｃ、Ｓ一Ｓｉ０２間の
再結合速度Ｓ＝１〜１０肌／ｓｅｃ、ベースのグンメル
ナンバ−ＧＢ＝１×１び３ｓｅｃ／抑４としている。従
来のトランジスタではェミッタ濃度は之１０２ｏノので
あってｈＦＥが１の軍度であるが、本実施例によるトラ
ンジスタでは再結合速度Ｓを水素アニールで小さくし、
Ｓの大きさ次第でェミッタ濃度を低くすることにより（
例えば１び８／が）、Ｓ＝１００とすればｈＦ８＝１０
０以上となる。これは、ＧＢの値との関係でｈＦ８との
相関性が適切であることを示している。第７図は、上述
の水素ァニールによって電流利得が増大することを示し
ているが、これは水素原子のドーピングによって界面再
結合速度が減少し、ｈＦＥが向上することを意味してい
る。
またこの水素ァニールにより、Ｐ含有ＳＩＰＯＳの抵抗
率が初期の１／１の崖度に減少することも分った。他方
、電極のＮ中に含まれている日２をＳｍＯＳ中にド−ピ
ングしてもよく、この場合の処理条件は３５０〜５００
ｑｏ、３０分間、雰囲気はＮ２であってよい。即ち、Ａ
Ｉを電極に用いることによって、ＰＯＰＯＳ−山の界面
に存在する水分と山との反応で水素原子が生成されるか
らである。仮にＴｉ−Ｗ一ＡＩの三層構造を電極に使用
すると、Ｔｉと日２との反応性のために山中の比がＰＯ
ＰＯＳ−Ｓｉ界面へ到達しにくいが、ＡＩ単独で電極を
構成した場合には日２がその界面へ到達し易く、この結
果約ＩＭ音もｈＦＥが向上し、かつまたＰＯＰＯＳ層の
抵抗減少→ェミッタ抵抗の減少（ｒｅ〜０．０６５０）
も生じる。第８図は本実施例によるトランジスタのｈＦ
Ｅの電流特性を示すが、通常の高濃度ェミッ夕（之１び
９／塊）のものに比べてｈＦ８が大幅に向上しているこ
とが分る。トランジスタの電流利得は一般にＮＢ／ＤＢ
（ＮＢ：ベース不純物濃度／仇、Ｄ８：少数キャリアの
ベース拡散定数）に逆比例する。
率が初期の１／１の崖度に減少することも分った。他方
、電極のＮ中に含まれている日２をＳｍＯＳ中にド−ピ
ングしてもよく、この場合の処理条件は３５０〜５００
ｑｏ、３０分間、雰囲気はＮ２であってよい。即ち、Ａ
Ｉを電極に用いることによって、ＰＯＰＯＳ−山の界面
に存在する水分と山との反応で水素原子が生成されるか
らである。仮にＴｉ−Ｗ一ＡＩの三層構造を電極に使用
すると、Ｔｉと日２との反応性のために山中の比がＰＯ
ＰＯＳ−Ｓｉ界面へ到達しにくいが、ＡＩ単独で電極を
構成した場合には日２がその界面へ到達し易く、この結
果約ＩＭ音もｈＦＥが向上し、かつまたＰＯＰＯＳ層の
抵抗減少→ェミッタ抵抗の減少（ｒｅ〜０．０６５０）
も生じる。第８図は本実施例によるトランジスタのｈＦ
Ｅの電流特性を示すが、通常の高濃度ェミッ夕（之１び
９／塊）のものに比べてｈＦ８が大幅に向上しているこ
とが分る。トランジスタの電流利得は一般にＮＢ／ＤＢ
（ＮＢ：ベース不純物濃度／仇、Ｄ８：少数キャリアの
ベース拡散定数）に逆比例する。
これは第９図に示したが、本実施例によるトランジスタ
では従来のホモ接合トランジスタに比べて５ぴ音以上も
電流利得が向上することが分る。第１０図は、第５図の
デバイスを改良したものであって、ベース・コレクタ接
合上にも上述のＰＯＰＯＳ膜９を設けて、その接合を上
面から覆ったはみ出し電極の一部を構成している。この
綾果、電界を緩和してトランジスタの信頼性を向上させ
ることができる。この例では第５図とは違って、浅いＮ
型ェミッタ領域３ａをＰＯＰＯＳ層３ｂからの不純物の
拡散で形成しているが、この拡散と同時に、別の箇所に
設けたＰＯＰＯＳ膜１０の不純物も拡散させてＮ型のチ
ャンネルストッパ１１を形成している。従って、ＰＯＰ
ＯＳ膜を３ｂ，１０の箇所に夫々設けることにより、浅
いェミッタとチャンネルストッパとを同時に形成でき、
製造工程を短縮できる。なおチャンネルストッパ１１上
のＰＯＰＯＳ膜１川ま逆はみ出し電極としても機能させ
ることができるから、信頼性が更に向上する。第５図の
場合も同様であるが、ＰＯＰＯＳ層３ｂ，９上に山電極
５，６が存在するので、ＰＯＰＯＳ層はＡＩ原子の侵入
を防止し、下地のＳｉ０２膜８を山から保護することが
できる。
では従来のホモ接合トランジスタに比べて５ぴ音以上も
電流利得が向上することが分る。第１０図は、第５図の
デバイスを改良したものであって、ベース・コレクタ接
合上にも上述のＰＯＰＯＳ膜９を設けて、その接合を上
面から覆ったはみ出し電極の一部を構成している。この
綾果、電界を緩和してトランジスタの信頼性を向上させ
ることができる。この例では第５図とは違って、浅いＮ
型ェミッタ領域３ａをＰＯＰＯＳ層３ｂからの不純物の
拡散で形成しているが、この拡散と同時に、別の箇所に
設けたＰＯＰＯＳ膜１０の不純物も拡散させてＮ型のチ
ャンネルストッパ１１を形成している。従って、ＰＯＰ
ＯＳ膜を３ｂ，１０の箇所に夫々設けることにより、浅
いェミッタとチャンネルストッパとを同時に形成でき、
製造工程を短縮できる。なおチャンネルストッパ１１上
のＰＯＰＯＳ膜１川ま逆はみ出し電極としても機能させ
ることができるから、信頼性が更に向上する。第５図の
場合も同様であるが、ＰＯＰＯＳ層３ｂ，９上に山電極
５，６が存在するので、ＰＯＰＯＳ層はＡＩ原子の侵入
を防止し、下地のＳｉ０２膜８を山から保護することが
できる。
なお前述したように、ＰＯＰＯＳ−Ｓｉの界面準位を減
らしてｈＦＥを向上させるために水素アニールを施すが
、この際、使用する半導体基体は（１００）ウェハであ
るのが望ましいことが分った。
らしてｈＦＥを向上させるために水素アニールを施すが
、この際、使用する半導体基体は（１００）ウェハであ
るのが望ましいことが分った。
（１００）ゥェハでは界面準泣密度が（１１１）ウェハ
の１／２崖度に少なくなるが、これは結合手の数が少な
いからであると思われる。また上述のＰＯＰＯＳの応用
として、ＰＯＰＯＳ−Ｓｉのへテロ接合を有するフオト
デバィスが考えられる。
の１／２崖度に少なくなるが、これは結合手の数が少な
いからであると思われる。また上述のＰＯＰＯＳの応用
として、ＰＯＰＯＳ−Ｓｉのへテロ接合を有するフオト
デバィスが考えられる。
この場合、やはり水素アニールを施すことが必要である
。応用の一つとして太陽電池があるが、開放端電圧が６
０〜１２０のＶ程度改善され、約２〜４％の効率上昇が
期待される。太陽露地では、光入射面側のＳｍＯＳ膜は
無反射構造となるようにその膜厚を制御しておく。また
発光ダイオード（ＬＥＤ）としての応用もあるが、通常
のＮ十一Ｎ−Ｐ＋構造ではＮ層に少数キャリアが蓄積さ
れ無く、高効率のＳｉＬＥＤが得られないのに対し、Ｐ
ＯＰＯＳ−Ｎ−Ｐ−Ｂ含有ＳＩＰＯＳ等のダブルヘテロ
接合構造とすることにより、Ｎ及びＰ層のＳｉにキャリ
アが閉込められ、高効率のＬＥＤを実現できる。フオト
トランジスタＰＯＰＯＳ−Ｓｉ構造を組込む場合、一般
にフオトトランジスタは微弱な光信号の時に小さなェミ
ッタ電流しか流れないためにェミッタ・ベース間の接合
インピーダンスが大きく、ｒｅＣＴＥが大となってトラ
ンジスタの応答時間が制限される。しかし微弱な光信号
でも大きなｌｅが流れるとｒｅが小さくなり、応答速度
が改善されるが、ＳＩＰＯＳ−Ｓｉのへテロ接合は前述
したように高ｈＦＥを示すから、ｒｅを小さくして応答
速度を約１桁向上させることができる。なお無反射構造
とするためには、ＳｍＯＳ膜の厚みを入／４ｎの奇数倍
とすることが必要である。以上、本発明を実施例に基い
て説明したが、この実施例は本発明の技術的思想に基い
て更に変形可能である。
。応用の一つとして太陽電池があるが、開放端電圧が６
０〜１２０のＶ程度改善され、約２〜４％の効率上昇が
期待される。太陽露地では、光入射面側のＳｍＯＳ膜は
無反射構造となるようにその膜厚を制御しておく。また
発光ダイオード（ＬＥＤ）としての応用もあるが、通常
のＮ十一Ｎ−Ｐ＋構造ではＮ層に少数キャリアが蓄積さ
れ無く、高効率のＳｉＬＥＤが得られないのに対し、Ｐ
ＯＰＯＳ−Ｎ−Ｐ−Ｂ含有ＳＩＰＯＳ等のダブルヘテロ
接合構造とすることにより、Ｎ及びＰ層のＳｉにキャリ
アが閉込められ、高効率のＬＥＤを実現できる。フオト
トランジスタＰＯＰＯＳ−Ｓｉ構造を組込む場合、一般
にフオトトランジスタは微弱な光信号の時に小さなェミ
ッタ電流しか流れないためにェミッタ・ベース間の接合
インピーダンスが大きく、ｒｅＣＴＥが大となってトラ
ンジスタの応答時間が制限される。しかし微弱な光信号
でも大きなｌｅが流れるとｒｅが小さくなり、応答速度
が改善されるが、ＳＩＰＯＳ−Ｓｉのへテロ接合は前述
したように高ｈＦＥを示すから、ｒｅを小さくして応答
速度を約１桁向上させることができる。なお無反射構造
とするためには、ＳｍＯＳ膜の厚みを入／４ｎの奇数倍
とすることが必要である。以上、本発明を実施例に基い
て説明したが、この実施例は本発明の技術的思想に基い
て更に変形可能である。
例えばＳｍＯＳ層は酸素及び不純物の量で抵抗率、即ち
バンドギャップ、トラツプ数を制御できる。使用する不
純物もＰ等のＮ型不純物だけでなく、Ｂ等のＰ型不純物
も使用可能であり、半導体領域の導電型を変換してよい
。またＳＩＰＯＳ層の不純物及び酸素濃度は種々変化で
きる。本発明は上述の如く、第３半導体領域に酸素を含
有せしめてその禁止帯幅を第２半導体領域のものより大
きくしているので、第３半導体領域へ注入される少数キ
ャリアに対するバリアを形成でき、その再結合速度を減
少させてｈＦＥを高くすることできる。
バンドギャップ、トラツプ数を制御できる。使用する不
純物もＰ等のＮ型不純物だけでなく、Ｂ等のＰ型不純物
も使用可能であり、半導体領域の導電型を変換してよい
。またＳＩＰＯＳ層の不純物及び酸素濃度は種々変化で
きる。本発明は上述の如く、第３半導体領域に酸素を含
有せしめてその禁止帯幅を第２半導体領域のものより大
きくしているので、第３半導体領域へ注入される少数キ
ャリアに対するバリアを形成でき、その再結合速度を減
少させてｈＦＥを高くすることできる。
またｈＦＥが高いことから、第２半導体領域（例えばベ
ース領域）の濃度を高くでき、従ってスイッチング特性
に優れたものを提供できる。
ース領域）の濃度を高くでき、従ってスイッチング特性
に優れたものを提供できる。
図面は本発明の実施例を示すものであって、第１図はへ
テロ接合バィポーラトランジスタの概略‐断面図、第２
図は別のへテロ接合バィポーラトランジスタの概略断面
図、第３図は第１図のトランジスタの断面方向における
エネルギーバンド、第４図は第２図のトランジスタの断
面方向におけるエネルギーバンド、第５図は第１図のト
ランジス．夕の具体例の断面図、第６図は再結合速度を
種々変えたときのェミッタ濃度によるｈＦ８の変化を示
すグラフ、第７図はアニール時間による電流利得の変化
を示すグラフ、第８図はｈＦ８の電流特性を示すグラフ
、第９図はベース不純物濃度と少数キャリアのべ−ス拡
散定数との比ＮＢ／ＤＢによる電流利得の変化を示すグ
ラフ、第１０図ははみ出し電極を有するへテロ接合バィ
ポ−ラトランジスタの断面図である。 なお図面に用いられている符号において、１・・・・・
・コレクタ領域、２・・・・・・ベース領域、３・・・
・・・ェミツタ領域、３ａ……低濃度領域、３ｂ……Ｐ
ＯＰＯＳ層、５…・・・ェミツ夕霞極、６・・・・・・
ベース電極、７・・・・・・コレクタ電極である。 第１図第２図 第１０図 第３図 第４図 第５図 第６図 第８図 第７図 第９図
テロ接合バィポーラトランジスタの概略‐断面図、第２
図は別のへテロ接合バィポーラトランジスタの概略断面
図、第３図は第１図のトランジスタの断面方向における
エネルギーバンド、第４図は第２図のトランジスタの断
面方向におけるエネルギーバンド、第５図は第１図のト
ランジス．夕の具体例の断面図、第６図は再結合速度を
種々変えたときのェミッタ濃度によるｈＦ８の変化を示
すグラフ、第７図はアニール時間による電流利得の変化
を示すグラフ、第８図はｈＦ８の電流特性を示すグラフ
、第９図はベース不純物濃度と少数キャリアのべ−ス拡
散定数との比ＮＢ／ＤＢによる電流利得の変化を示すグ
ラフ、第１０図ははみ出し電極を有するへテロ接合バィ
ポ−ラトランジスタの断面図である。 なお図面に用いられている符号において、１・・・・・
・コレクタ領域、２・・・・・・ベース領域、３・・・
・・・ェミツタ領域、３ａ……低濃度領域、３ｂ……Ｐ
ＯＰＯＳ層、５…・・・ェミツ夕霞極、６・・・・・・
ベース電極、７・・・・・・コレクタ電極である。 第１図第２図 第１０図 第３図 第４図 第５図 第６図 第８図 第７図 第９図
Claims (1)
- 【特許請求の範囲】 １ 半導体基体内に形成された第１導電型の第１半導体
領域と、この第１半導体領域に接した状態で前記半導体
基体内に形成された第２導電型の第２半導体領域と、こ
の第２半導体領域に接した第１導電型の第３半導体領域
とを有し、前記第１、第２及び第３半導体領域に電極が
夫々設けられている半導体装置において、前記第３半導
体領域が、（ａ）前記半導体基体の表面側に存在するこ
と。 （ｂ）前記半導体基体と同一の半導体成分と酸素とを含
有しかつ前記第２半導体領域よりも大きな禁止帯幅を有
する部分によつて主に構成されていること。を構成とし
て夫々具備することを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54083211A JPS6036108B2 (ja) | 1979-06-29 | 1979-06-29 | 半導体装置 |
| CA000333370A CA1136773A (en) | 1978-08-14 | 1979-08-08 | Semiconductor device |
| US06/065,262 US4302763A (en) | 1978-08-14 | 1979-08-09 | Semiconductor device |
| GB7928105A GB2029096B (en) | 1978-08-14 | 1979-08-13 | Semiconductor devices |
| FR7920711A FR2435127A1 (fr) | 1978-08-14 | 1979-08-14 | Composant semi-conducteur, notamment transistor bipolaire a jonction heterogene |
| DE19792932976 DE2932976A1 (de) | 1978-08-14 | 1979-08-14 | Halbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54083211A JPS6036108B2 (ja) | 1979-06-29 | 1979-06-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS567472A JPS567472A (en) | 1981-01-26 |
| JPS6036108B2 true JPS6036108B2 (ja) | 1985-08-19 |
Family
ID=13795981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54083211A Expired JPS6036108B2 (ja) | 1978-08-14 | 1979-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6036108B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0101739B1 (en) * | 1982-02-19 | 1990-05-23 | Hitachi, Ltd. | Heterojunction transistor and method of fabricating the same |
| DE3586341T2 (de) * | 1984-02-03 | 1993-02-04 | Advanced Micro Devices Inc | Bipolartransistor mit in schlitzen gebildeten aktiven elementen. |
| NL8403005A (nl) * | 1984-10-02 | 1986-05-01 | Imec Interuniversitair Micro E | Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze. |
| JPH03209774A (ja) * | 1990-08-02 | 1991-09-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子 |
-
1979
- 1979-06-29 JP JP54083211A patent/JPS6036108B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS567472A (en) | 1981-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684962B2 (ja) | 半導体装置の製造方法 | |
| Matsushita et al. | A silicon heterojunction transistor | |
| JP3727827B2 (ja) | 半導体装置 | |
| JPH0770476B2 (ja) | 半導体装置の製造方法 | |
| JP7479315B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR930002594B1 (ko) | 반도체장치의 제조방법 | |
| US5391897A (en) | Status induction semiconductor device | |
| JP3125112B2 (ja) | 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス | |
| JPS6036108B2 (ja) | 半導体装置 | |
| EP1008187B1 (en) | Semiconductor device having a rectifying junction and method of manufacturing same | |
| US3656034A (en) | Integrated lateral transistor having increased beta and bandwidth | |
| EP0246700A1 (en) | Hot Charge-carrier transistors | |
| JP4951872B2 (ja) | 半導体装置の製造方法 | |
| US4811070A (en) | Heterojunction bipolar transistor with inversion layer base | |
| JPH044757B2 (ja) | ||
| RU2507633C1 (ru) | Биполярный транзистор на основе гетероэпитаксиальных структур и способ его изготовления | |
| CN222721866U (zh) | 集成肖特基二极管的SiC UMOSFET | |
| Krimmel et al. | Silicon Nitride in Bipolar Devices (Diodes, Transistors and Thyristors) | |
| JPH02205033A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS6328505B2 (ja) | ||
| JP2827696B2 (ja) | 半導体装置の製造方法 | |
| JP3001599B2 (ja) | 半導体装置 | |
| JP2576770B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06252158A (ja) | 半導体装置 | |
| JPH0658915B2 (ja) | ヘテロ構造バイポーラトランジスタおよびその製造方法 |