JPS6036111B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6036111B2 JPS6036111B2 JP52087282A JP8728277A JPS6036111B2 JP S6036111 B2 JPS6036111 B2 JP S6036111B2 JP 52087282 A JP52087282 A JP 52087282A JP 8728277 A JP8728277 A JP 8728277A JP S6036111 B2 JPS6036111 B2 JP S6036111B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- layer
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係わり、具体的には二
重ゲート型不揮発性メモリ等の二重電極の製造方法の提
供に係わる。
重ゲート型不揮発性メモリ等の二重電極の製造方法の提
供に係わる。
一般に二重ゲート型不揮発性メモリ、特にＳねｃｋｅｄ
ＧａｔｅＡｖａｌａｎｃｈｅ ｌｎｊｅｎＣｔｉｏｎｔ
ｙｐｅＭ○Ｓトランジスタメモリー（以下、ＳＡＭＯＳ
トランジスタと略す。
ＧａｔｅＡｖａｌａｎｃｈｅ ｌｎｊｅｎＣｔｉｏｎｔ
ｙｐｅＭ○Ｓトランジスタメモリー（以下、ＳＡＭＯＳ
トランジスタと略す。
）は、第１図Ａ，Ｂ，Ｃに示すように、Ｎ型の半導体基
体１にＰ型のソース領域２、ドレィン領域３をフィール
ド酸化膜４の開□部（以下、アクティブ領域と称す。）
５に所定の間隔をもって形成し、該ソース領域２・ドレ
ィン領域３の間に約１０００Ａ程度の厚さの第１・第２
の絶縁膜６，８を形成して、その間に、多結晶シリコン
からなるフローティングゲート７を形成してなるもので
ある。そして第２の絶縁膜８の上面には、フローテイグ
ゲート７に重複するコントロールゲート９を、例えば多
結晶シリコンにより形成してなるものである。またソー
ス領域２・ドレィン領域３には、それぞれソース電極１
０、ドレィン電極１１が、アルミニウムにより形成せら
れるものである。そして特にこれらＳＡＭＯＳトランジ
スタのゲート電極構造は、第２図に示す様な工程により
形成される。すなわち、Ａに示すようにＮ型の半導体基
体１のフィールド酸化膜４の除去された部分５には、ま
ずゲート絶縁膜として使用される第１の絶縁膜６が熱酸
化により約１０００Ａの厚さをもって形成せられ、そし
てその上面には、多結晶シリコン膜７が化学気相成長法
（ＣｈｅｍｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏ
ｎ ｍｅ比ｏｄ：以下ＣＶＤ法と略す。）により彼着せ
られ、所望形状のフローティングゲート区画に写真蝕刻
される。そしてそれらフローティングゲート７の形成が
終ると、次にはＢに示すように、少なくとも前記所定形
状に区画化されたフローティングゲート７を完全にくる
むごときに第２の絶縁膜８を、約１０００△の厚さをも
って前記基体表面に形成される。そして次にはＣに示す
ようにコントロールゲート９を、多結晶シリコン層をＣ
ＶＤ法により装置全面に被看して形成するが、これら形
成するコントロールゲート９は、前記フ。−ティングゲ
ート７に重複するごときに写真蝕刻を行って所定形状に
区画する。このようにしてＳＡＭＯＳトランジスタの二
重ゲート電極構造は、おおむね完成される。しかしなが
ら、斯様な製法により製造された第１図の如きのＳＡＭ
ＯＳトランジスタにあっては、コントロール電極９に電
圧を印加すると、特にフローティソグゲート７のフィー
ルド酸化膜４に達する端部Ｇ、すなわちフリンジと称さ
れる部分において、局部的な電界集中が起生することが
認められた。
体１にＰ型のソース領域２、ドレィン領域３をフィール
ド酸化膜４の開□部（以下、アクティブ領域と称す。）
５に所定の間隔をもって形成し、該ソース領域２・ドレ
ィン領域３の間に約１０００Ａ程度の厚さの第１・第２
の絶縁膜６，８を形成して、その間に、多結晶シリコン
からなるフローティングゲート７を形成してなるもので
ある。そして第２の絶縁膜８の上面には、フローテイグ
ゲート７に重複するコントロールゲート９を、例えば多
結晶シリコンにより形成してなるものである。またソー
ス領域２・ドレィン領域３には、それぞれソース電極１
０、ドレィン電極１１が、アルミニウムにより形成せら
れるものである。そして特にこれらＳＡＭＯＳトランジ
スタのゲート電極構造は、第２図に示す様な工程により
形成される。すなわち、Ａに示すようにＮ型の半導体基
体１のフィールド酸化膜４の除去された部分５には、ま
ずゲート絶縁膜として使用される第１の絶縁膜６が熱酸
化により約１０００Ａの厚さをもって形成せられ、そし
てその上面には、多結晶シリコン膜７が化学気相成長法
（ＣｈｅｍｉｃａｌＶａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏ
ｎ ｍｅ比ｏｄ：以下ＣＶＤ法と略す。）により彼着せ
られ、所望形状のフローティングゲート区画に写真蝕刻
される。そしてそれらフローティングゲート７の形成が
終ると、次にはＢに示すように、少なくとも前記所定形
状に区画化されたフローティングゲート７を完全にくる
むごときに第２の絶縁膜８を、約１０００△の厚さをも
って前記基体表面に形成される。そして次にはＣに示す
ようにコントロールゲート９を、多結晶シリコン層をＣ
ＶＤ法により装置全面に被看して形成するが、これら形
成するコントロールゲート９は、前記フ。−ティングゲ
ート７に重複するごときに写真蝕刻を行って所定形状に
区画する。このようにしてＳＡＭＯＳトランジスタの二
重ゲート電極構造は、おおむね完成される。しかしなが
ら、斯様な製法により製造された第１図の如きのＳＡＭ
ＯＳトランジスタにあっては、コントロール電極９に電
圧を印加すると、特にフローティソグゲート７のフィー
ルド酸化膜４に達する端部Ｇ、すなわちフリンジと称さ
れる部分において、局部的な電界集中が起生することが
認められた。
このように局部的な電界集中が、フローティングゲート
７の一部において生じてしまうということは、該フロー
ティングゲート７に帯電する電子を、その電界集中部よ
りコントロールゲ−ト９に逃がしてしまうこととなるの
で、ＳＡＭＯＳトランジスタのメモリの保持特性を劣化
させる問題を呈した。また、フローティングゲート７と
コントロールゲート９の関係を第１の配線電極、第２の
配線電極に置き換えた場合を想定すると、それら配線間
の耐圧は電界集中部Ｇにおいてたいへん低くなるので、
リーク電流が生じ易くなり、装置特性をたいへん悪くし
てしまっていた。ところでこれら電界集中が起生する理
由を考えてみると、すなわち、ＳＡＭＯＳトランジスタ
ゲート部における電界集中が起生する理由は、第３図の
部分拡大図から明らかなようにコントロール電極９は、
所定形状に区画されたフローティングゲート７上に第２
の絶縁膜８を形成してその上にコント。ールゲート９を
形成する形態をとるので、フローティングゲート７の厚
さ分ｂだけコントロールゲート９に段Ｓがつき、コント
。ールゲート９がフローティングゲート７に密着したオ
ーバハング形態を形成してしまう事からくる。また、そ
れら段Ｓは、第２の絶縁膜８をフローティングゲート層
７を熱酸化して形成した場合の厚さＣと、フィールド酸
化膜４上に成長する酸化膜厚ｄの関係ｃ》ｄとなること
から、精密な段差Ｓは、ｄ十（ｃ−ｄ）となり、オーバ
ーハングの実態は顕著である。そして、このようにフロ
ーテイングゲート７にオーバーハングするコントロール
ゲート９へ電圧を印加すると、前述のごとき電界集中が
生じ、メモリ特性を悪くしてしまったものである。また
、フローテイングゲート７とコントロールゲート９との
間に形成される第２の絶縁膜８が不安定なものであった
りすると、それらフローテイングゲート７と、コントロ
ールゲート９との間では絶縁破壊が生じ、ＳＡＭＯＳト
ランジスタは、まったくそのメモリ作用を失ってしまっ
た。また、二層配線電極構造におけるそれら電界集中の
理由は第４図Ａ，Ｂから明らかである。
７の一部において生じてしまうということは、該フロー
ティングゲート７に帯電する電子を、その電界集中部よ
りコントロールゲ−ト９に逃がしてしまうこととなるの
で、ＳＡＭＯＳトランジスタのメモリの保持特性を劣化
させる問題を呈した。また、フローティングゲート７と
コントロールゲート９の関係を第１の配線電極、第２の
配線電極に置き換えた場合を想定すると、それら配線間
の耐圧は電界集中部Ｇにおいてたいへん低くなるので、
リーク電流が生じ易くなり、装置特性をたいへん悪くし
てしまっていた。ところでこれら電界集中が起生する理
由を考えてみると、すなわち、ＳＡＭＯＳトランジスタ
ゲート部における電界集中が起生する理由は、第３図の
部分拡大図から明らかなようにコントロール電極９は、
所定形状に区画されたフローティングゲート７上に第２
の絶縁膜８を形成してその上にコント。ールゲート９を
形成する形態をとるので、フローティングゲート７の厚
さ分ｂだけコントロールゲート９に段Ｓがつき、コント
。ールゲート９がフローティングゲート７に密着したオ
ーバハング形態を形成してしまう事からくる。また、そ
れら段Ｓは、第２の絶縁膜８をフローティングゲート層
７を熱酸化して形成した場合の厚さＣと、フィールド酸
化膜４上に成長する酸化膜厚ｄの関係ｃ》ｄとなること
から、精密な段差Ｓは、ｄ十（ｃ−ｄ）となり、オーバ
ーハングの実態は顕著である。そして、このようにフロ
ーテイングゲート７にオーバーハングするコントロール
ゲート９へ電圧を印加すると、前述のごとき電界集中が
生じ、メモリ特性を悪くしてしまったものである。また
、フローテイングゲート７とコントロールゲート９との
間に形成される第２の絶縁膜８が不安定なものであった
りすると、それらフローテイングゲート７と、コントロ
ールゲート９との間では絶縁破壊が生じ、ＳＡＭＯＳト
ランジスタは、まったくそのメモリ作用を失ってしまっ
た。また、二層配線電極構造におけるそれら電界集中の
理由は第４図Ａ，Ｂから明らかである。
すなわち半導体基体１上の第１の絶縁膜１２上に走る第
１の電極配線１３に、第２の絶縁膜１４が形成せられ、
そして第１の電極配線１３にクロスするごときに第２の
電極配線１５が走ると、第１の電極配線１３と、第２の
電配擬線１５との間には、段差Ｓが生じ、第２の電極配
線１５は、第１の電極配線に対してオーバーハングの形
態をとることとなる。よって第１の配線１３と第２の配
線１５との間に電位差が生ずると、特に第１の電極配線
１３と第２の電極配線の交差する部分の端部Ｇにおいて
電界集中が生ずることが認められた。これは、通常にお
いては使用される電圧が小さいことから電界集中の度が
極小であるため、リーク電流も微小であり、それほど問
題とはならなかったものだが、第１の電極配線１３と、
第２の電極配線１５の間に何らかの原因によりより以上
の電位差が生ずると、電界が大となり、電界集中部Ｇに
おけるリーク電流は装置に悪影響を及ぼすに至った。ま
た前記第１・第２の電極配線１３，１５間の電位が電極
配線間の絶縁を破壊するまでに至ると、それら配線間は
短絡されてそれら装置は使用不可能となった。したがっ
て、本発明は上記欠点を除去すべ〈製造される半導体装
置の製造法に関するものであり、その目的とするところ
は、例えばＳＡＭＯＳトランジスタのフローティングゲ
ートフリンジ部とコントロールゲートの間で生ずる局部
的に電界集中を防止できる構造をもつ半導体装置の製造
方法を提供するものである。
１の電極配線１３に、第２の絶縁膜１４が形成せられ、
そして第１の電極配線１３にクロスするごときに第２の
電極配線１５が走ると、第１の電極配線１３と、第２の
電配擬線１５との間には、段差Ｓが生じ、第２の電極配
線１５は、第１の電極配線に対してオーバーハングの形
態をとることとなる。よって第１の配線１３と第２の配
線１５との間に電位差が生ずると、特に第１の電極配線
１３と第２の電極配線の交差する部分の端部Ｇにおいて
電界集中が生ずることが認められた。これは、通常にお
いては使用される電圧が小さいことから電界集中の度が
極小であるため、リーク電流も微小であり、それほど問
題とはならなかったものだが、第１の電極配線１３と、
第２の電極配線１５の間に何らかの原因によりより以上
の電位差が生ずると、電界が大となり、電界集中部Ｇに
おけるリーク電流は装置に悪影響を及ぼすに至った。ま
た前記第１・第２の電極配線１３，１５間の電位が電極
配線間の絶縁を破壊するまでに至ると、それら配線間は
短絡されてそれら装置は使用不可能となった。したがっ
て、本発明は上記欠点を除去すべ〈製造される半導体装
置の製造法に関するものであり、その目的とするところ
は、例えばＳＡＭＯＳトランジスタのフローティングゲ
ートフリンジ部とコントロールゲートの間で生ずる局部
的に電界集中を防止できる構造をもつ半導体装置の製造
方法を提供するものである。
また二層電極配線構造を有する半導体装置にあっては、
配線クロス部の下側電極エッヂ部に集中する電界を完全
に防止できる半導体装置の製造方法を提供するものであ
る。そして本発明によれば半導体基体上面に第１の絶縁
膜を形成する工程と、該第１の絶縁膜上面に熱酸化によ
り厚さ方向の際のすべてが酸化膜化する第１の電極膜を
形成する工程と、該第１の電極膜上面に第２の絶縁膜を
形成する工程と、該第２の絶縁膜上面に、耐酸化性の絶
縁膜を所定形状にして形成する工程と、該耐酸化絶縁膜
をマスクにして前記第２の絶縁膜を蝕刻し前記第１の電
極面を露出させる工程と、前記耐酸化性絶縁膜をマスク
にして前記第１の電極の露出面を厚さ方向の膜厚に対し
てすべてを熱酸化し、前記第２の絶縁膜に連なる熱酸化
膜を形成する工程と、前記耐酸化性の絶縁膜を除去する
工程と、前記第２の絶縁膜上、及び前記熱酸化膜上面に
連続せる第２の電極層を形成する工程とを具備すること
を特徴とする半導体装置の製造方法を提供するものであ
る。では本発明の目的、構成をよりよく理解するため、
第５図Ａ，Ｂ、及び第６図を用いて本発明の一実施例を
説明する。尚、第５図、第６図装置に付される番号は説
明を容易にするため、第１図と同じ部材については同一
符号を付した。
配線クロス部の下側電極エッヂ部に集中する電界を完全
に防止できる半導体装置の製造方法を提供するものであ
る。そして本発明によれば半導体基体上面に第１の絶縁
膜を形成する工程と、該第１の絶縁膜上面に熱酸化によ
り厚さ方向の際のすべてが酸化膜化する第１の電極膜を
形成する工程と、該第１の電極膜上面に第２の絶縁膜を
形成する工程と、該第２の絶縁膜上面に、耐酸化性の絶
縁膜を所定形状にして形成する工程と、該耐酸化絶縁膜
をマスクにして前記第２の絶縁膜を蝕刻し前記第１の電
極面を露出させる工程と、前記耐酸化性絶縁膜をマスク
にして前記第１の電極の露出面を厚さ方向の膜厚に対し
てすべてを熱酸化し、前記第２の絶縁膜に連なる熱酸化
膜を形成する工程と、前記耐酸化性の絶縁膜を除去する
工程と、前記第２の絶縁膜上、及び前記熱酸化膜上面に
連続せる第２の電極層を形成する工程とを具備すること
を特徴とする半導体装置の製造方法を提供するものであ
る。では本発明の目的、構成をよりよく理解するため、
第５図Ａ，Ｂ、及び第６図を用いて本発明の一実施例を
説明する。尚、第５図、第６図装置に付される番号は説
明を容易にするため、第１図と同じ部材については同一
符号を付した。
第５図Ａ．Ｂに示す本発明による完成装置は半導体基体
１に一部を埋暦するフィールド酸化膜４と、アクティブ
領域５の基体表面に形成される第１の絶縁膜６と、該第
１の絶縁膜６上に所定形状に区画化されて形成される多
結晶シリコン膜からなる第１の電極膜層（フローティン
グゲート）７と、該第１の電極膜層７を外部から完全に
絶縁する目的で形成される前記第１の電極膜層７上面の
第２の絶縁膜８と前記第１の電極層７側面の熱酸化膜１
７と、該第２の絶縁膜８及び熱酸化膜１７上面に連続し
て形成される第２の電極膜（コントロールゲート）９と
により構成される。
１に一部を埋暦するフィールド酸化膜４と、アクティブ
領域５の基体表面に形成される第１の絶縁膜６と、該第
１の絶縁膜６上に所定形状に区画化されて形成される多
結晶シリコン膜からなる第１の電極膜層（フローティン
グゲート）７と、該第１の電極膜層７を外部から完全に
絶縁する目的で形成される前記第１の電極膜層７上面の
第２の絶縁膜８と前記第１の電極層７側面の熱酸化膜１
７と、該第２の絶縁膜８及び熱酸化膜１７上面に連続し
て形成される第２の電極膜（コントロールゲート）９と
により構成される。
そしてこれら装置の特に注目すべき点としては、第１の
電極膜層７の側面を覆う如きに形成される熱酸化膜１７
にある。すなわち、熱酸化膜１７を第１の電極膜層７の
側面に形成することは、後で形成する第２の電極膜層９
の断切れを防止する意味で、また第１の電極膜層端部Ｇ
で第２の電極膜層がオーハーハング形態を形成しないよ
うにするための意味でもたいへん良好となる。そして特
にそれらオーバーハング形態を形成しない構造は、第１
の電極膜層７において電界を局部的に強制する事がなく
なり、例えば、第１の電極膜層端部Ｇにおける電界集中
は起生しなくなり、第１の電極膜層７より電子を局部的
に漏洩させるような問題がなくなった。また第１の電極
膜層７、第２の電極膜層９の形態が電極配線層であって
も同様の効果が得られるのは言うまでもない。では、次
にそれらＳＡＭＯＳトランジスタの製造方法の一例を第
６図Ａ〜Ｇをもって詳細に説明する。
電極膜層７の側面を覆う如きに形成される熱酸化膜１７
にある。すなわち、熱酸化膜１７を第１の電極膜層７の
側面に形成することは、後で形成する第２の電極膜層９
の断切れを防止する意味で、また第１の電極膜層端部Ｇ
で第２の電極膜層がオーハーハング形態を形成しないよ
うにするための意味でもたいへん良好となる。そして特
にそれらオーバーハング形態を形成しない構造は、第１
の電極膜層７において電界を局部的に強制する事がなく
なり、例えば、第１の電極膜層端部Ｇにおける電界集中
は起生しなくなり、第１の電極膜層７より電子を局部的
に漏洩させるような問題がなくなった。また第１の電極
膜層７、第２の電極膜層９の形態が電極配線層であって
も同様の効果が得られるのは言うまでもない。では、次
にそれらＳＡＭＯＳトランジスタの製造方法の一例を第
６図Ａ〜Ｇをもって詳細に説明する。
ＳＡＭＯＳトランジスタを形成するには、まずＡに示す
ように、Ｎ型の半導体基体１に一部を埋直し、アクティ
ブ領域を開□して形成されるフィールド酸化膜４を形成
する。そして次にゲート絶縁膜として利用される第１の
絶縁膜６をアクティブ領域の基体表面に形成する。次に
それらが形成される基体１表面に熱により厚さ方向の膜
厚が容易に酸化膜化する多結晶シリコン膜たる第１の電
極膜層７を０．２ミクロン程度の厚さをもって形成・導
電性を帯びさせる。次にそれら第１の電極膜７の形成さ
れる基板１上にはＢに示すように、二酸化シリコン膜か
らなる第２の絶縁膜８を第１の電極膜７を外部から絶縁
する目的で形成する。次にＣに示すように第２の絶縁膜
７の上面には、耐酸化性の絶縁膜１６を例えば窒化珪素
膜（Ｓｉ３Ｎ４）を用いて形成し、次にＤに示すように
、前記窒化珪素膜１６を所望のフローティングゲートマ
スク構造となるように、フレオンガス（ＣＦ４）プラズ
マエッチング等を利用して形成する。
ように、Ｎ型の半導体基体１に一部を埋直し、アクティ
ブ領域を開□して形成されるフィールド酸化膜４を形成
する。そして次にゲート絶縁膜として利用される第１の
絶縁膜６をアクティブ領域の基体表面に形成する。次に
それらが形成される基体１表面に熱により厚さ方向の膜
厚が容易に酸化膜化する多結晶シリコン膜たる第１の電
極膜層７を０．２ミクロン程度の厚さをもって形成・導
電性を帯びさせる。次にそれら第１の電極膜７の形成さ
れる基板１上にはＢに示すように、二酸化シリコン膜か
らなる第２の絶縁膜８を第１の電極膜７を外部から絶縁
する目的で形成する。次にＣに示すように第２の絶縁膜
７の上面には、耐酸化性の絶縁膜１６を例えば窒化珪素
膜（Ｓｉ３Ｎ４）を用いて形成し、次にＤに示すように
、前記窒化珪素膜１６を所望のフローティングゲートマ
スク構造となるように、フレオンガス（ＣＦ４）プラズ
マエッチング等を利用して形成する。
次に、それら窒化珪素膜１６をマスクにして第２の絶縁
酸化膜８をフッ酸系エッチング液により除去し、第１の
電極膜層７を露出させる。次にそれら基体１を酸化雰囲
気中に放置することにより、ソース・ドレィン領域（図
示しない。）や、フィールド酸化膜４上に形成されてい
た多結晶シリコン膜７を、Ｅのごときに、窒化珪素膜１
６をマスクとして厚さ方向に対して全てを酸化し、第２
の絶縁膜８と連なる酸化膜１７とする。そして、第１の
電極膜層７を外部より完全に絶縁する。次にＦに示すよ
うに窒化珪素膜１６をリン酸等により除去し、次にＧに
示すように第２の電極膜９をＳＡＭＯＳトランジスタの
コントロール電極となるように、また前記第１の電極膜
層（フローティングゲート）７に重複するように、前記
第２の絶縁膜８及び前記熱酸化膜１７上に、連続して形
成する。もちろん、これら第２の電極膜９は、多結晶シ
リコン膜であってよく、これらはＰ形又はＮ形の導電体
化のための処理がなされる。以上、斯様な製法によれば
ＳＡＭＯＳトランジスタ・フローティングゲート・フリ
ンジ部に生ずる電界集中を防止できるトランジスタを提
供できるものである。尚、ここで特に第５図にＳＡＭＯ
Ｓトランジス外ま、第６図の製法に改変を加えて製造し
たものであることを、その構造が違うので断っておく。
すなわち、第５図Ａ，Ｂに示すＳＡＭＯＳトランジス外
ま、第６図に示される製造工程中、特にＤに示す窒化珪
素膜１６マスクがアクティブ領域５全面を覆うようにし
て形成されたものであり、熱酸化膜１７は、フィールド
酸化膜４上面のみとすることができる。このようにする
と、ソース領域２、ドレィン領域３よりの電極取り出し
が、そのソース領域２、ドレィン領域３表面の酸化膜が
薄い事から容易となる効果をもつ。また、これらＳＡＭ
ＯＳトランジスタの２層電極構成法は、多層配線におき
換えた場合でも同機の効果を呈することが明らかなので
説明を省略する。
酸化膜８をフッ酸系エッチング液により除去し、第１の
電極膜層７を露出させる。次にそれら基体１を酸化雰囲
気中に放置することにより、ソース・ドレィン領域（図
示しない。）や、フィールド酸化膜４上に形成されてい
た多結晶シリコン膜７を、Ｅのごときに、窒化珪素膜１
６をマスクとして厚さ方向に対して全てを酸化し、第２
の絶縁膜８と連なる酸化膜１７とする。そして、第１の
電極膜層７を外部より完全に絶縁する。次にＦに示すよ
うに窒化珪素膜１６をリン酸等により除去し、次にＧに
示すように第２の電極膜９をＳＡＭＯＳトランジスタの
コントロール電極となるように、また前記第１の電極膜
層（フローティングゲート）７に重複するように、前記
第２の絶縁膜８及び前記熱酸化膜１７上に、連続して形
成する。もちろん、これら第２の電極膜９は、多結晶シ
リコン膜であってよく、これらはＰ形又はＮ形の導電体
化のための処理がなされる。以上、斯様な製法によれば
ＳＡＭＯＳトランジスタ・フローティングゲート・フリ
ンジ部に生ずる電界集中を防止できるトランジスタを提
供できるものである。尚、ここで特に第５図にＳＡＭＯ
Ｓトランジス外ま、第６図の製法に改変を加えて製造し
たものであることを、その構造が違うので断っておく。
すなわち、第５図Ａ，Ｂに示すＳＡＭＯＳトランジス外
ま、第６図に示される製造工程中、特にＤに示す窒化珪
素膜１６マスクがアクティブ領域５全面を覆うようにし
て形成されたものであり、熱酸化膜１７は、フィールド
酸化膜４上面のみとすることができる。このようにする
と、ソース領域２、ドレィン領域３よりの電極取り出し
が、そのソース領域２、ドレィン領域３表面の酸化膜が
薄い事から容易となる効果をもつ。また、これらＳＡＭ
ＯＳトランジスタの２層電極構成法は、多層配線におき
換えた場合でも同機の効果を呈することが明らかなので
説明を省略する。
以下本発明によれば、従来フ。
ーティングゲートとコントロールゲート間に生じていた
コントロールゲートオーバーハングによるフローテイン
グゲート・フリンジ・電界集中を、該電界集中部に絶縁
膜を介在させたので、完全に防止することができた。す
なわち、電界集中を起生させるコントロールゲートのオ
ーバーハングを、該オーバーハングを生じるフローティ
ングゲート部に耐酸化性の絶縁膜を形成しておき、これ
をマスクにして他を酸化する工程をもつので、フローテ
ィングゲートの周辺には、熱酸化膜が形成され、オーバ
−ハングがなくなるものである。また、それら熱酸化膜
を第６図Ｄ，Ｅのように多結晶シリコン膜の熱酸化によ
り形成するようにすれば、比較的厚い熱酸化膜が短時間
でできるので本発明の効果をたいへん有利に取り出すこ
とができるものであり、コントロールゲートは熱酸化膜
部において、ァンダ−ハングすることとなる。よってフ
ローティングゲートフリンジ部において電界集中はまっ
たく起生せず、当然配線の断切れ等も激減させることが
できる。また、フィールド酸化膜は熱酸化膜がプラスさ
れたフィールド酸化膜となるので、フィールド部におけ
る寄性ＭＯＳ等の問題をも同時に緩和することができた
。以上ここに種々の効果を呈する半導体装置の製造方法
を提供することができた。
コントロールゲートオーバーハングによるフローテイン
グゲート・フリンジ・電界集中を、該電界集中部に絶縁
膜を介在させたので、完全に防止することができた。す
なわち、電界集中を起生させるコントロールゲートのオ
ーバーハングを、該オーバーハングを生じるフローティ
ングゲート部に耐酸化性の絶縁膜を形成しておき、これ
をマスクにして他を酸化する工程をもつので、フローテ
ィングゲートの周辺には、熱酸化膜が形成され、オーバ
−ハングがなくなるものである。また、それら熱酸化膜
を第６図Ｄ，Ｅのように多結晶シリコン膜の熱酸化によ
り形成するようにすれば、比較的厚い熱酸化膜が短時間
でできるので本発明の効果をたいへん有利に取り出すこ
とができるものであり、コントロールゲートは熱酸化膜
部において、ァンダ−ハングすることとなる。よってフ
ローティングゲートフリンジ部において電界集中はまっ
たく起生せず、当然配線の断切れ等も激減させることが
できる。また、フィールド酸化膜は熱酸化膜がプラスさ
れたフィールド酸化膜となるので、フィールド部におけ
る寄性ＭＯＳ等の問題をも同時に緩和することができた
。以上ここに種々の効果を呈する半導体装置の製造方法
を提供することができた。
尚、本発明は、ここに呈示した実施例のみならず、「特
許請求の範囲」の許す限りの範囲において改変を加え得
ることは当然である。
許請求の範囲」の許す限りの範囲において改変を加え得
ることは当然である。
例えば、ＳＡＭＯＳトランジスタの第２の電極層を金属
配線にしてもよいし、特に、ソース・ドレィンの形成工
程は、前後形成の如何を問わない。
配線にしてもよいし、特に、ソース・ドレィンの形成工
程は、前後形成の如何を問わない。
第１図Ａは、従来のＳＡＭＯＳトランジスタの平面図、
Ｂは、第１図ＡのＳＡＭＯＳトランジスタを１−１線に
沿って切断した断面図、Ｃは、第１図Ａの平面図をロー
０′線に沿って切断した断面図、第２図Ａ，Ｂ，Ｃは、
第１図Ａ，Ｂ，Ｃに示すＳＡＭＯＳトランジスタの概略
製造工程図、第３図は第１図Ｂの要部拡大図、第４図Ａ
は既知の２層クロス配線の平面図、Ｂは、第４図Ａに示
す２層クロス配線をｍ−ｍ′線に沿って切断した断面図
、第５図Ａは本発明の一実施例によって完成されたＳＡ
ＭＯＳトランジスタの平面図、Ｂは第５図ＡのＳＡＭＯ
ＳトランジスタをＷ−Ｗ′線に沿って切断した断面図、
第６図Ａ乃至Ｇは、本発明他の実施例を示す製造工程図
である。 １・・・・・・半導体基体、２・・…・ソース領域、３
・・・・・・ドレィン領域、４・・・…フィールド絶縁
膜、５・・・・・・アクティブ領域、６・・・・・・第
１の絶縁膜、７・・・・・・第１の電極膜層（フローテ
ィングゲート）、８・・…・第２の絶縁膜、９・・・・
・・第２の電極膜（コントロールゲート）、１０・・・
・・・ソース電極、１１・・・・・・ドレィン電極、１
７・・・・・・熱酸化膜。 第４図 第１図 第２図 第３図 第５図 第６図
Ｂは、第１図ＡのＳＡＭＯＳトランジスタを１−１線に
沿って切断した断面図、Ｃは、第１図Ａの平面図をロー
０′線に沿って切断した断面図、第２図Ａ，Ｂ，Ｃは、
第１図Ａ，Ｂ，Ｃに示すＳＡＭＯＳトランジスタの概略
製造工程図、第３図は第１図Ｂの要部拡大図、第４図Ａ
は既知の２層クロス配線の平面図、Ｂは、第４図Ａに示
す２層クロス配線をｍ−ｍ′線に沿って切断した断面図
、第５図Ａは本発明の一実施例によって完成されたＳＡ
ＭＯＳトランジスタの平面図、Ｂは第５図ＡのＳＡＭＯ
ＳトランジスタをＷ−Ｗ′線に沿って切断した断面図、
第６図Ａ乃至Ｇは、本発明他の実施例を示す製造工程図
である。 １・・・・・・半導体基体、２・・…・ソース領域、３
・・・・・・ドレィン領域、４・・・…フィールド絶縁
膜、５・・・・・・アクティブ領域、６・・・・・・第
１の絶縁膜、７・・・・・・第１の電極膜層（フローテ
ィングゲート）、８・・…・第２の絶縁膜、９・・・・
・・第２の電極膜（コントロールゲート）、１０・・・
・・・ソース電極、１１・・・・・・ドレィン電極、１
７・・・・・・熱酸化膜。 第４図 第１図 第２図 第３図 第５図 第６図
Claims (1)
- １ 半導体基体上面に第１の絶縁膜を形成する工程と、
該第１の絶縁膜上面に熱酸化により厚さ方向の膜のすべ
てが酸化膜化する第１の電極膜層を形成する工程と、該
第１の電極膜層上面に第２の絶縁膜を形成する工程と、
該第２の絶縁膜上面に耐酸化性の絶縁膜を所定形状にし
て形成する工程と、該耐酸化絶縁膜をマスクにして前記
第２の絶縁膜を蝕刻し、前記第１の電極層面を露出させ
る工程と、前記耐酸化性絶縁膜をマスクにして前記第１
の電極層の露出面を厚さ方向の膜厚に対してすべてを熱
酸化し、前記第２の絶縁膜に連なる熱酸化膜を形成する
工程と、前記耐酸化性の絶縁膜を除去する工程と、前記
第２の絶縁膜上、及び前記熱酸化膜上面に連続せる第２
の電極膜を形成する工程とを具備することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52087282A JPS6036111B2 (ja) | 1977-07-22 | 1977-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52087282A JPS6036111B2 (ja) | 1977-07-22 | 1977-07-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5422782A JPS5422782A (en) | 1979-02-20 |
| JPS6036111B2 true JPS6036111B2 (ja) | 1985-08-19 |
Family
ID=13910422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52087282A Expired JPS6036111B2 (ja) | 1977-07-22 | 1977-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6036111B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5788775A (en) * | 1980-11-21 | 1982-06-02 | Nec Corp | Manufacture of non volatile semiconductor memory unit |
| JPS58116772A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
| JPH06333944A (ja) * | 1993-05-25 | 1994-12-02 | Nippondenso Co Ltd | 半導体装置 |
-
1977
- 1977-07-22 JP JP52087282A patent/JPS6036111B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5422782A (en) | 1979-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091761A (en) | Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover | |
| JPS6244701B2 (ja) | ||
| JPS6213814B2 (ja) | ||
| JP3412277B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS5856268B2 (ja) | 半導体装置の製造方法 | |
| JPS6036111B2 (ja) | 半導体装置の製造方法 | |
| US4441941A (en) | Method for manufacturing a semiconductor device employing element isolation using insulating materials | |
| JPH0661481A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| JPS5816341B2 (ja) | 半導体装置の製造方法 | |
| JP2000049352A (ja) | 半導体装置及びその製造方法 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JP3001588B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63117470A (ja) | モス型半導体装置およびその製造方法 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| KR0144922B1 (ko) | 고밀도 반도체 메모리장치의 제조방법 | |
| JP2777333B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH05868B2 (ja) | ||
| JPH06338611A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2000040808A (ja) | 半導体不揮発性記憶素子 | |
| JPH0936358A (ja) | 半導体装置の製造方法 | |
| JPH0642548B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH03205870A (ja) | 半導体装置 | |
| JPH0590292A (ja) | 半導体集積回路およびその作製方法 |