JPS6036650B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路に関するものである。

ところで、パワーＩＣのシリコンペレットの異常温度上
昇はパワーＩＣ内の電力増幅回路の出力負荷短絡、電源
電圧の異常上昇等に起因するが、このシリコンベレット
の温度がある臨界温度を越えると熱暴走が生じ素子破壊
を生じる危険がある。かかる熱暴走および素子破壊を防
止するため、熱暴走防止回路（サーマルシャツトダウン
回路）を配置する必要がある。

特に、パワーＩＣ内の電力増幅器の出力トランジスタが
バィポーラトランジスタで構成されている場合、バイポ
ーラトランジスタのベース・ヱミッタ間電圧は負の温度
係数を有するため、シリコンペレツトの温度又はバイポ
ーラトランジスタのベース・ェミッタ接合部の接合温度
がある臨界温度を越えると、そのェミッタ電流が異常に
増大するためにべレット温度又は接合温度が上昇し、さ
らにェミッ夕電流が増大するという熱暴走が生じ、最終
的にェミッタ電流およびコレクタ電力損失がそれぞれ許
容ェミッタ電流および許容コレクタ損失を越え、バィポ
ーラトランジスタが破壊されることになる。

かかる熱暴走および素子破壊を防止するための従来のサ
ーマルシャツトダゥン回路においては温度検出トランジ
スタのベース・ェミッ夕闇電圧も同様に負の温度係数を
有することを利用して、この温度検出トランジスタのベ
ースに温度係数の極めて小さな一定基準電圧を印加し、
この温度検出トランジスタのコレクタ出力により出力バ
イポ−ラトランジスタの如き保護すべきトランジスタの
信号増幅動作の実行又は中断を制御している。

すなわち、ベレット温度又は接合温度がある設定温度以
下の場合、温度検出トランジスタのベース・ェミッタ間
電圧が一定基準電圧よりも高いため、温度検出トランジ
スタはオフとなり、このコレク夕出力により保護すべき
トランジスタは信号増幅動作を実行する如く制御される
。一方、ベレット温度又は接合温度が設定温度以上にな
ると、負の温度係数により温度検出トランジスタのベー
ス・ェミッ夕闇電圧は一定基準電圧以下に低下するため
、温度検出トランジス外まオンとなり、このコレクタ出
力により保護すべきトランジスタの信号増幅動作を中断
（オフ）する如く制御され、素子破壊が防止される。し
かしながら、かかる従来のサーマルシャツトダゥン回路
による信号増幅動作の実行又は中断がひとつの設定温度
を境に行なわれるため下記の如き欠点を有する。

すなわち、サーマルシャツトダウン回路による信号増幅
動作の実行又は中断のしきい値である設定温度は素子破
壊を生じる臨界温度より若干低い値に設定する必要があ
り、この設定温度の値に対応して温度検出トランジスタ
のベースに印加される一定基準電圧の値が設定される。

一方、ベレツト温度又は接合温度が一定であるにもかか
わらず、ノイズは電源電圧変動によってこの一定基準電
圧も変動する。従って、ベレット温度又は接合温度が臨
界温度以上であり保護すべきトランジスタの信号増幅動
作を中断すべき場合であるにもかかわらず、かかる一定
基準電圧のわずかな変動によって温度検出トランジスタ
がオンからオフとなり保護すべきトランジスタの信号増
幅動作を誤って実行させ、保護すべきトランジスタを破
壊する危険がある。従って、従来のサーマルシャツトダ
ウン回路は保護すべきトランジスタを破壊から保護する
保護動作に関して、信頼性が低いという問題がある。

従って、本発明の目的とするところは、動作信頼性の優
れた熱暴走防止回路を具備した半導体集積回路を提供す
ることにある。本願において開示される発明のうち代表
的なものの概要を簡単に説明すれば下記の通りである。

すなわち、基準電圧発生回路と、該基準電圧発生回路よ
り発生された基準電圧がそのベースに印加されたトラン
ジスタを含む熱暴走防止回路とを具備し、半導体集積回
路の温度上昇に際しての第１設定温度において半導体集
積回路の電力消費量を低減するよう構成した半導体集積
回路であって、上記熱暴走防止回路の上記トランジスタ
に正帰還手段を設けることにより半導体集積回路の温度
低下に際して上記第１設定温度より低い第２設定温度に
おいて上記熱暴走防止回路の電力消費量低減動作を中断
するよう構成したことを特徴とする。以下、実施例にそ
って図面を参照し、本発明を具体的に説明する。

第１図は本発明の一実施例を示す基本的回路図である。

この回路は同図に示すように下記の構成よりなる。１は
基準電圧発生回路であり、ッェナーダィオードＤｚとそ
の負荷抵抗Ｒ．により定電圧を形成する。

そして、この定電圧を抵抗Ｒ２，Ｒ３により分圧して、
検出すべき温度におけるトランジスタのしきし、値電圧
に相当する基準電圧ＶＲを形成してトランジスタＱ，の
ベースに印加する。２は上記基準電圧がベースに印加さ
れたトランジスタＱ，により構成された温度検出部であ
る。

上記トランジスタＱ，のコレク夕・ベース間には正帰還
手段３としてのｐｎｐトランジスタＱ２を設け、そのベ
ースは上記トランジスタＱ．のコレク夕に接続する。

抵抗Ｒ４は帰還電流調整用のもので、ダイオード（又は
ダイオード接続したトランジスタ、以下同じ）Ｑ３は上
記トランジスタＱ２のベースバイアス電圧を与えるもの
である。上記温度検出のためのトランジスタＱ，のコレ
クタは、例えばパワーＩＣにおけるサーマルシャツトダ
ウン回路であれば、出力回路４を構成する出力段トラン
ジスタＱ４のベース（出力段駆動トランジスタＱ６の出
力）に接続する。

これによりパワーＩＣの温度上昇が検出すべき温度に到
達したとき、分圧抵抗Ｒ２，Ｒ３より分圧されたッェナ
ーダイオードＤｚのッェナー定電圧が温度変化にかかわ
らずほぼ一定であっても、著しい温度上昇があった場合
員の温度係数によって温度検出トランジスタＱ，のベー
ス・ェミッタ間電圧が低下するため上記トランジスタＱ
ＩかりＮし、出力段トランジスタＱ４をＯＦＦさせると
ともに、この世力段中点電圧が直流帰還されてなる部段
増幅回路のバイアス（図示せず）を、上記中点電圧を低
下せしめることにより制御し、入力信号をカットオフ状
態にして消費電流の制限を行なう。これにより熱破壊の
防止を行なう。上記温度検出回路は、トランジスタＱ，
がＯＮすることにより正帰還手段であるトランジスタＱ
２も○Ｎしてこれらはラッチ回路を構成するものである
。

したがって、このパワーにの温度が上記検出すべき温度
以下となっても上記トランジスタＱ２が○Ｎしているた
め、トランジスタＱ，もＯＮ状態を維持する。温度の低
下ととりこトランジスタＱ，のコレク夕電流は減少する
ため、ある程度以下になるとこれらトランジスタＱ，，
Ｑ２は共にＯＦＦとなる。すなわち、パワーＩＣの温度
が異常高温から正常温度まで低下すると、分圧抵抗Ｒ２
，Ｒ３により分圧されたッェナーダィオードＤｚのツェ
ナー定電圧が温度変化にかかわらずほぼ一定であっても
、この温度低下によって温度検出トランジスタＱ，のベ
ース・ェミッタ間電圧が増大するため、トランジスタＱ
，，Ｑ２は再びオフとなり、出力回路４のトランジスタ
Ｑ４，Ｑ５は再び信号増幅動作を開始する。

以上の説明から明らかなように、第１図の実施例におい
てはトランジスタＱ２による正帰還手段３が温度検出部
２に接続しているため、温度上昇に際してトランジスタ
Ｑ４の信号増幅動作を中断する第１設定温度Ｔ，より温
度低下に際してトランジスタＱ４の信号増幅動作を再び
実行する第２設定温度Ｔ２を第２図のヒステリシス特性
の如く低く設定することが可能である。

従って、素子破壊を生じる臨界温度より第１設定温度Ｔ
，を若干低く設定し、この臨界温度より第２設定温度Ｔ
２をはるかに低く設定できるため、ベレット温度又は接
合温度が臨界温度以上であってトランジスタＱ４，Ｑ５
の信号増幅動作を中断すべき場合、基準電圧発生回路１
より温度検出トランジスタＱ，のベースにかなり大きな
負方向のノイズや電圧変動が印加されることによって、
やっと温度検出トランジスタＱ，がオンからオフとなる
ため、サーマルシャツトダウン回路の誤動作の確率が大
幅に低下し、その信頼性が著しく向上される。

上記温度検出のためのトランジスタＱ．は、半導体集積
回路における最も温度上昇の著しいトランジスタ、例え
ばパワーＩＣにあっては出力段トランジスタの近くに位
置するよう設けることが望ましい。

上記自動復帰する温度Ｌは、トランジスタＱ，，Ｑ２の
電流密度比、抵抗Ｒ４の値及びトランジスタＱ，のコレ
クタ電流等により任意に設定することができる。

なお、この場合抵抗Ｒ４はなくともよく、トランジスタ
Ｑ，，Ｑ２の電流密度比だけでも上記自動復帰温度Ｔ２
を調整でき、あるいは上記低抗Ｒ４に替え、若しくは抵
抗Ｒ４を設けるとともに基準電圧ＶＲを抵抗を介して上
記トランジスタＱ，のベースに印加して、この抵抗の値
によっても上記自動復帰温度Ｌの調整ができる。この場
合はベース抵抗による電圧降下分が上記基準電圧を変化
させるものとなり、結果として自動復帰温度Ｔ２を調整
できる。本実施例回路は異常温度上昇があったとき、こ
の温度を低下せしめるために電源をＯＦＦする等の操作
を要することはなく、ある程度まで低下せしめた後自動
的に復帰するという利点も有する。

このことは回路の異常状態をチェックする上で便利とな
る。次に、第３図に示すように本発明を出力１８Ｗのパ
ワーＩＣに適用した場合の具体的な一実施例回路を参照
し、本発明を具体的に説明する。

同図において、一点鎖線で囲まれた部分１５は半導体集
積回路に構成される部分で、外はピンＰ，〜Ｐ，ｏを介
して電源供給がなされ、あるいは外付部品に接続される
。

１は基準電圧発生回路であり、ッェナーダィオードＤｚ
で形成された定電圧をトランジスタＱ２９のベース・ェ
ミッタを介して得るとともに、抵抗Ｒ２，Ｒ３で分圧し
て基準電圧を形成する。

２は温度検出部でありトランジスタＱ．により構成され
る。

上記基準電圧は抵抗Ｒ５を介してこのトランジスタＱ，
のベースに印加される。３は正帰還手段であり、上記ト
ランジスタＱ，のコレクタに順方向ダイオードＱ３を介
して抵抗Ｒ４、トランジスタＱ２による正帰還手段を接
続する。

なお、トランジスタＱ３３は、外付ピンＰ２を介して設
けられた時定数回路（Ｒ３ｏ，Ｃ４）とあいまって電源
投入時におけるポップ音等を防止するためのものである
。すなわち、上記時定数回路の出力が上記温度検出トラ
ンジスタのベースに印加されているため、電源投入時に
一定期間このトランジスタＱ，は○Ｎし、これにより上
記トランジスタＱ幻をＯＮさせる。このトランジスタＱ
，のＯＮにより異常温度上昇におりる動作と同様に出力
段トランジスタＱ，Ｑ，ｏをＯＦＦさせる一方、上記ト
ランジスタＱ３のＯＮ‘こよりトランジスタＱ２ｏをＯ
Ｎさせ、駆動段トランジスタＱ，３，Ｑ，４をＯＦＦさ
せることにより出力段トランジスタＱ，．，Ｑ，２をＯ
ＦＦさせポップ音等の防止を行なう。この動作により電
源電圧が平常電圧となり、バイアス電圧が安定するまで
この１〇こおける増幅出力動作が禁止されるためポップ
音等の不快音の発生を防止できる。上記外付ピンＰ２の
電圧は電源電圧の立ち上りとともに立ち上り最終的には
上記基準電圧となるため、この間だけ上記トランジスタ
Ｑ，が動作するものとなる。

そして、異常温度上昇により○Ｎしたときは上述したよ
うな動作により出力段の電流制限を行なうとともに、直
流帰還回路（Ｒ２６，Ｒ２７及びコンデンサＣ６）を通
して初段増幅回路１ １のバイアスを変化させ入力信号
をカットオフさせる。また、この回路は検出トランジス
タＱ，に前述したように正帰還回路を有するため、温度
が検出温度より低下しない限り上記電流制限動作を維持
し、半導体集積回路の温度を低下せしめる。これにより
素子特性の劣化の防止を図っている。５，６は出力段回
路であり、それぞれトランジスタ（Ｑ，Ｑ，ｏ）（Ｑ，
．，Ｑ，２）により構成される。

７はバイアス回路であり、ダイオード接続したトランジ
スタＱ，７，Ｑ，６の直列回路と、トランジスタＱ，５
のベース・ェミッタ間電圧によりバイアス電圧を形成す
る。

このバイアス回路は、トランジスタＱ９，Ｑ，。及びＱ
，．にバイアス電圧を与えるもので、上記トランジスタ
中にｐｎｐトランジスタＱ，．を含むものであるため、
熱特性の補償を行なうようｐｎｐトランジスタＱ，７に
よるダイオードを用いる。８は出力段の駆動回路であり
、等価的にはダーリントン接続したトランジスタＱ，３
，Ｑ，４により構成される。

９，１０はそれぞれ二次破壊（ＡＳＯ）防止回路であり
、電源電圧の上昇及び出力ェミッタ電流の増大をトラン
ジスタＱ，９，Ｑ２。

で検出し、これらのトランジスタＱ，９，Ｑ２。がＯＮ
することによる出力段５，６を構成するトランジスタＱ
９，Ｑ，。及びＱ，．，Ｑ，２を二次破壊から防止する
ものである。１１は初段増幅回路であり、ダーリントン
接続されたトランジスタＱ２，，Ｑ２５及びＱ２２，Ｑ
２４が差敷回路を構成する。

１２がその出力回路であり、差動増幅出力がトランジス
タＱ滋を介して上記駆動トランジスタＱ，３のベースに
供給される。

トランジスタＱ２７は上記増幅トランジスタＱ蟹の定電
流負荷を構成する。１３は前記基準電圧発生回路１で形
成される定電流により駆動される定電流回路を構成し、
前記駆動回路８の負荷として作用する。

１４は定電圧回路であり、二電源（十Ｖｃｃ，ＶＢ８）
で本実施例回路を使用するときは特に必要はないが、一
電源で使用する場合において、温度検出トランジスタＱ
，及び基準電圧発生回路の基準となる電圧を形成する作
用をなす。

このときは外付ピンＰ５は接地せず、開放しておくもの
とする。本実施例回路におけるサーマルシャツトダウン
回路を構成する各素子の値等の一例は次に示す通りであ
る。

まず、トランジスタＱ，〜Ｑは共に標準型のもので、ェ
ミッタ面積は２５仏×２５ムで構成される。次に抵抗Ｒ
４は１２００であり、抵抗Ｒ５は３３００である。これ
らの定数は、動作開始温度Ｔ，を１７５００とし、復帰
温度Ｔ２を１２０００とするように設計されたものであ
る。本発明は前記説明したパワーＩＣの他、温度上昇に
よる素子破壊あるいは素子特性の劣化の廉れがある半導
体集積回路に広く適用できる。

【図面の簡単な説明】

第１図、第３図はそれぞれ本発明の一実施例を示す回路
図、第２図は本発明を説明するための温度−消費電流特
性図である。 １・・・・・・基準電圧発生回路、２・・・…温度検出
部、３・・・・・・正帰還手段、４・・・・・・出力段
回路、５，６・・・・・・出力段、７・・・・・・バイ
アス回路、８・・・・・・駆動回路、９，１０・・・・
・・保護回路、１１・・・・・・初段増幅回路、１２…
…出力回路、１３・・・・・・定電流負荷回路、１４・
・・・・・定電圧回路、１５・・・・・・半導体集積回
路。 第７図 孫２図 第３図

Claims (1)

1. 【特許請求の範囲】 １ 基準電圧発生回路と、該基準電圧発生回路より発生
   された基準電圧がそのベースに印加されたトランジスタ
   を含む熱暴走防止回路とを具備し、半導体集積回路の温
   度上昇に際しての第１設定温度において半導体集積回路
   の電力消費量を低減するよう構成した半導体集積回路で
   あつて、上記熱暴走防止回路の上記トランジスタに正帰
   還手段を設けることにより半導体集積回路の温度低下に
   際して上記第１設定温度より低い第２設定温度において
   上記熱暴走防止回路の電力消費量低減動作を中断するよ
   う構成したことを特徴とする半導体集積回路。 ２ 上記正帰還手段は上記トランジスタと逆導電型のト
   ランジスタで構成してなることを特徴とする特許請求の
   範囲第１項記載の半導体集積回路。