JPS58206158A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58206158A JPS58206158A JP57090082A JP9008282A JPS58206158A JP S58206158 A JPS58206158 A JP S58206158A JP 57090082 A JP57090082 A JP 57090082A JP 9008282 A JP9008282 A JP 9008282A JP S58206158 A JPS58206158 A JP S58206158A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- conductivity type
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
二発明の技術分野〕
本発明は半導体装置・り製造方法に関し、詳しくはバイ
ポーラメモ□ノーデバイス等のバ・「ポーラ集、＠回路
、Ｃ適し之エミッタ領域の形成方法に係る。
ポーラメモ□ノーデバイス等のバ・「ポーラ集、＠回路
、Ｃ適し之エミッタ領域の形成方法に係る。
〔発明Ｏ技術的背景し
バイポーラ集積回路は主として酸化膜分離技術、浅い接
合形成技術、多層配録技術？適用することにエリ高速化
、高集積化が達成される。
合形成技術、多層配録技術？適用することにエリ高速化
、高集積化が達成される。
特に、バイポーラトランジスタのエミッタ領域形成の迄
めの不純物として砒素？用いれば、高濃度で分布の均一
、な浅い接合ｒ形成Ｔることができ、エミッタシリーズ
抵抗を低減することができるので、砒素はバイポーラデ
バイスの高性能化に玉めで有効となる。
めの不純物として砒素？用いれば、高濃度で分布の均一
、な浅い接合ｒ形成Ｔることができ、エミッタシリーズ
抵抗を低減することができるので、砒素はバイポーラデ
バイスの高性能化に玉めで有効となる。
ところで、従来のバイポーラトランジスタは第１図、Ｃ
示すジノ紫有しｔｌいわゆるクオツシュトエミツタトラ
ンジスタであり、以下７）；うな方法にエリ３！遺され
ている。
示すジノ紫有しｔｌいわゆるクオツシュトエミツタトラ
ンジスタであり、以下７）；うな方法にエリ３！遺され
ている。
まず、図示しないＰ−型シリコン基板て部分的にＮ 型
埋込領域？形成し之ｉ＆、全面ＫＮ型エビタキシャ７し
１（コレクタ領域）１〒成長させる。次：′ｃ１該エピ
タキシャルｉ（コレクタ領域）ｌ上の全面て絶縁膜２ｒ
形成し食後、イオン注入に：すＰ型ベース領域３ｒ形成
する０つづいて、該Ｐ型ベース領域３の一部に対応する
前記絶縁膜２に開孔部４ｒ形成し、Ａｓ＋イオン注入あ
るいはＡｓ 拡散に：り該開孔部４から露出した前記Ｐ
型ベース領域３にＮ＋型エミッタ領域５？形成する。つ
づいて、Ａｔ あるいはＡｔ−８ｔ（ｚ用いてエミッタ
鷹至６及び池の電極を形成し、ＮＰＮバイポーラトラン
ジスタケ製造Ｔる。
埋込領域？形成し之ｉ＆、全面ＫＮ型エビタキシャ７し
１（コレクタ領域）１〒成長させる。次：′ｃ１該エピ
タキシャルｉ（コレクタ領域）ｌ上の全面て絶縁膜２ｒ
形成し食後、イオン注入に：すＰ型ベース領域３ｒ形成
する０つづいて、該Ｐ型ベース領域３の一部に対応する
前記絶縁膜２に開孔部４ｒ形成し、Ａｓ＋イオン注入あ
るいはＡｓ 拡散に：り該開孔部４から露出した前記Ｐ
型ベース領域３にＮ＋型エミッタ領域５？形成する。つ
づいて、Ａｔ あるいはＡｔ−８ｔ（ｚ用いてエミッタ
鷹至６及び池の電極を形成し、ＮＰＮバイポーラトラン
ジスタケ製造Ｔる。
第１図図示の従来のバイポーラトランジスタにおいては
、エミッタ領域の接合深さが浅く、横方向の拡散も少な
い文め、絶縁膜２の開孔部４の端部でエミッタ電極６が
エミッターペース接合に触れて短絡？起す恐れがあると
いう問題点かあつｔＤ 〔発明の目的ｊ 本発明はｍ 愼：ｃ二るエミッターベース（度合の短絡
で、防止して１言Ｍ性の高いパイポーラトランジスタ？
有する半導体装ｌの調造方法ｒ提供し二うとするもので
ある。
、エミッタ領域の接合深さが浅く、横方向の拡散も少な
い文め、絶縁膜２の開孔部４の端部でエミッタ電極６が
エミッターペース接合に触れて短絡？起す恐れがあると
いう問題点かあつｔＤ 〔発明の目的ｊ 本発明はｍ 愼：ｃ二るエミッターベース（度合の短絡
で、防止して１言Ｍ性の高いパイポーラトランジスタ？
有する半導体装ｌの調造方法ｒ提供し二うとするもので
ある。
通常、半導体基板の表面°保護膜としては厚さ０、５μ
ｍ程度の比較的厚い酸化膜が庚用さｎているが、厚さ０
．１μ’ｉｎ以下の薄い酸化膜と厚さ０、１μｍ程度の
窒叱膜からなる二層構造は極めてパッシベーション効果
があることが知られており、最近０ Ｌ Ｓ Ｉデバイ
ス：Ｃは広く用いられようとしている。本発明はパッシ
ベーション膜として夏用される上記二層構造【利用しｋ
ものである。界下、本発明の概要？第２図上参照して説
明「る。
ｍ程度の比較的厚い酸化膜が庚用さｎているが、厚さ０
．１μ’ｉｎ以下の薄い酸化膜と厚さ０、１μｍ程度の
窒叱膜からなる二層構造は極めてパッシベーション効果
があることが知られており、最近０ Ｌ Ｓ Ｉデバイ
ス：Ｃは広く用いられようとしている。本発明はパッシ
ベーション膜として夏用される上記二層構造【利用しｋ
ものである。界下、本発明の概要？第２図上参照して説
明「る。
まず、第１導１型の半導体層、例えｉｉＮ型エビタキン
ヤル、１１１表面に°孤次第１及び第２の絶像Ｆ３１２
１１３に形成し；ｔ ｉ 、イオン注入により第２導電
型の不純物領域、例えばＰ型ベース領域１４？形成する
。つづいて、該Ｐ型ベース領域１４の一部上に対応する
前記第２の絶縁膜Ｉ３に第１の開孔部１５ｐ形成した後
、例えばＮＨ４Ｆの工うな湿式のエッチャントヤ用いて
等方的なエツテングテ行ない、＠記第１の絶縁膜１２に
第１の開孔部ノ５；り大きい第２の開孔部１６ヤ形成し
、前記第２の絶縁膜１３に庇部１３ａｆ形成する。つづ
いて、少なくとも前記第１及び第２の開孔部１５ 、１
６１．Ｈ覆うように例えば減圧ＣＶＤ法にて第１導電型
、例えばＮ型不純物Ａｍ ｌ−ドープした半導体７摸
ｒ堆潰し食後、反応性イオンエツチング（ＲＩＥ）に工
り該半導体膜？エツチング除去すると、反応性イオンは
直進性があるため、前記第２の絶縁膜１３の庇部１３ａ
下の陰の部分のみに残存半導体膜１７が形成される。つ
づいて、第１４１型の不純物、例えばＮ型不純物ＡＳ
ｆ前記第１及び第２の絶縁膜１２．１３’ｚ透過しない
エネルギーでイオン注入した後、熱処理ｋＭＭして・ｆ
オン注大層に電気的に活性にするとともに前記残存半導
体腓１７中のＡａ ’ｌ（拡散させて第１導電型の不
純物領域、例えばＮ＋＋エミッタ領域１８ケ形成了る。
ヤル、１１１表面に°孤次第１及び第２の絶像Ｆ３１２
１１３に形成し；ｔ ｉ 、イオン注入により第２導電
型の不純物領域、例えばＰ型ベース領域１４？形成する
。つづいて、該Ｐ型ベース領域１４の一部上に対応する
前記第２の絶縁膜Ｉ３に第１の開孔部１５ｐ形成した後
、例えばＮＨ４Ｆの工うな湿式のエッチャントヤ用いて
等方的なエツテングテ行ない、＠記第１の絶縁膜１２に
第１の開孔部ノ５；り大きい第２の開孔部１６ヤ形成し
、前記第２の絶縁膜１３に庇部１３ａｆ形成する。つづ
いて、少なくとも前記第１及び第２の開孔部１５ 、１
６１．Ｈ覆うように例えば減圧ＣＶＤ法にて第１導電型
、例えばＮ型不純物Ａｍ ｌ−ドープした半導体７摸
ｒ堆潰し食後、反応性イオンエツチング（ＲＩＥ）に工
り該半導体膜？エツチング除去すると、反応性イオンは
直進性があるため、前記第２の絶縁膜１３の庇部１３ａ
下の陰の部分のみに残存半導体膜１７が形成される。つ
づいて、第１４１型の不純物、例えばＮ型不純物ＡＳ
ｆ前記第１及び第２の絶縁膜１２．１３’ｚ透過しない
エネルギーでイオン注入した後、熱処理ｋＭＭして・ｆ
オン注大層に電気的に活性にするとともに前記残存半導
体腓１７中のＡａ ’ｌ（拡散させて第１導電型の不
純物領域、例えばＮ＋＋エミッタ領域１８ケ形成了る。
以上の工程の後に、例えばエミッタ電画ケ形成すれば、
該エミンタｉ！砥はエミッターベース接合に触れること
がないので、信頼性の高い半導体装置？製造することが
できるＯ 〔発明の実施例〕 以下、本発明（ｚＮＰＮバイポーラトランジスタの型造
に適用しに実施例ｒ第３図（ａ）〜（ｇ） ＊３照して
説明する。
該エミンタｉ！砥はエミッターベース接合に触れること
がないので、信頼性の高い半導体装置？製造することが
できるＯ 〔発明の実施例〕 以下、本発明（ｚＮＰＮバイポーラトランジスタの型造
に適用しに実施例ｒ第３図（ａ）〜（ｇ） ＊３照して
説明する。
まず、比抵抗５〜１０Ω−画のＰ−型シリコン基板２ノ
に部分的にρ８−２０Ω／口のＮ＋型埋込頂域２２ケ設
けｔ後、気相成長法にエリ比抵抗０．２Ω−信、厚さ１
．０μｍのＮ型エピタキシでル層ケ成長させた。次１こ
、選択酸化仮術に従い、前記Ｎ型エピタキシャル層上に
頭次形成された図示しないバッファ酸化膜及びシリコン
窒化膜上マスクとして熱酸化で施して前記Ｎ＋型型埋領
領域２に達する厚さ１．２μｍの分離酸化膜２３’ｆ形
成するとともに、該分離陵化膜２３に：つて分離され之
Ｎ型島領域（コレクタ領域）２４に形成し、ｔ（第３図
（ａ）図示）０次いで、ドライ識素雰囲気中、１０００
℃で２時間熱処理で施すことに＝す、前記Ｎ型島領域（
コレクタ領域）２４表面に厚さ５ＯｂＸの熱酸化膜２５
？形成した。つづいて、減圧ＣＶＤ法にエリ全面に厚さ
０．１μｍのシリコン窒化膜？堆積した後、バターニン
グして前記熱酸化膜２５上にシリコン窒化膜パターン２
６を形成した。つづいて、図示しないホトレジストパタ
ーン？マスクとして前記Ｎｕ島領域（コレクタ領域）２
４の一部にＢｉｚネルギー１２ＪＫｅＶ。
に部分的にρ８−２０Ω／口のＮ＋型埋込頂域２２ケ設
けｔ後、気相成長法にエリ比抵抗０．２Ω−信、厚さ１
．０μｍのＮ型エピタキシでル層ケ成長させた。次１こ
、選択酸化仮術に従い、前記Ｎ型エピタキシャル層上に
頭次形成された図示しないバッファ酸化膜及びシリコン
窒化膜上マスクとして熱酸化で施して前記Ｎ＋型型埋領
領域２に達する厚さ１．２μｍの分離酸化膜２３’ｆ形
成するとともに、該分離陵化膜２３に：つて分離され之
Ｎ型島領域（コレクタ領域）２４に形成し、ｔ（第３図
（ａ）図示）０次いで、ドライ識素雰囲気中、１０００
℃で２時間熱処理で施すことに＝す、前記Ｎ型島領域（
コレクタ領域）２４表面に厚さ５ＯｂＸの熱酸化膜２５
？形成した。つづいて、減圧ＣＶＤ法にエリ全面に厚さ
０．１μｍのシリコン窒化膜？堆積した後、バターニン
グして前記熱酸化膜２５上にシリコン窒化膜パターン２
６を形成した。つづいて、図示しないホトレジストパタ
ーン？マスクとして前記Ｎｕ島領域（コレクタ領域）２
４の一部にＢｉｚネルギー１２ＪＫｅＶ。
Ｆ Ｘ ｉ Ｉ Ｘ ｉ ０１４（Ｈ＠−”の条件で
イオン注入し之後、前記ホトレジストパターンを除去し
、窒素雰囲気中、１０００℃で６０分間熱処理？施すこ
とによりイオン注入層？眠気みに活性とし、ρ５＝６０
０２／′ロ＊ ｘＪ＝ Ｏ，ｓｐｍ ｖｐ型ベース領域
２７に形成し友（第３図Ｃｂ）図示）。
イオン注入し之後、前記ホトレジストパターンを除去し
、窒素雰囲気中、１０００℃で６０分間熱処理？施すこ
とによりイオン注入層？眠気みに活性とし、ρ５＝６０
０２／′ロ＊ ｘＪ＝ Ｏ，ｓｐｍ ｖｐ型ベース領域
２７に形成し友（第３図Ｃｂ）図示）。
次いで、前記Ｐ型ベース領域２７のエミッタ形成領域上
及び前記Ｎ型コレクタ領域２４のコレクタコンタクト形
成領域上に対応する前記シリコン窒化、模パターン２６
’１ｚＣＦ、 、０２．Ｎ２からなるプラズマによって
選択的にエツチング除去して第１７）開孔部２８．２８
’（形成し之。一つづいて Ｎ ７（、？中に９０秒浸
すことにより、該第１０開孔部２８，２８から露出し友
前記熱酸化膜２５テ選択的にエツチング除去した。
及び前記Ｎ型コレクタ領域２４のコレクタコンタクト形
成領域上に対応する前記シリコン窒化、模パターン２６
’１ｚＣＦ、 、０２．Ｎ２からなるプラズマによって
選択的にエツチング除去して第１７）開孔部２８．２８
’（形成し之。一つづいて Ｎ ７（、？中に９０秒浸
すことにより、該第１０開孔部２８，２８から露出し友
前記熱酸化膜２５テ選択的にエツチング除去した。
ＮＨ４Ｆ１てよるエツチングは等方的であるので、前記
第１の開孔部２ｇ、２ｇ（旬大きい第２の開孔部２９．
２９が形成され、前記シリコン窒化膜パターン２６．Ｃ
庇部２６ａが形成され之（第３図（ｃ） ｋ示）０ 次いで、減圧ＣＶＤ法に；り全面に厚さ０．２μｍのＡ
ｓ ドープト多結晶シリコン膜３０そ堆積させ文。威
圧ＣＶＤ去によれ、ば多結晶シリコンＤまわり込みがｊ
めて＝い比め、前記シリコン窒化膜パターン２６・つ庇
部２６ａ下にもＡｓ ドープト多結晶ノリコン嘆３０
が堆積される（第３図（ｄ）図示）０ 次いで、ＣＦ３Ｂｒ とＣｔ２の反応性イオンガス中
；で、流量比ＣＦ３Ｂｒ／Ｃｔ２ ＝ ０．６ 、パワ
ー３００Ｗ、圧力０． Ｉ Ｔｏｒｒ の条件で４分
間曝すことに＝り前記Ａｓ ドープト多結晶シリコン
膜３０ｐエツ六ング除去し、１８反応性イオンは直進性
？有するので、前記シリコン窒化膜パターン２６の庇部
２６ａ下にのみ残存Ａｓ ドープト多結晶シリコン展
３０′が形成された（第３図（、）図示）０ 次いで、酸素アラシイ−に＝り前記第１及び第２の開孔
部２１１，２ｄ、２９．２９から１出しに夫々の半導体
層表面の有機物？除去した後、ＫＯＩ（系のエッチャン
ト、・てぶり表面層ｒ１００＾エツチング除去すること
にエリ反応性イ７ノエッチングに＝る表面ダメージ層で
除去した０つづいて、ＡＳ でエネルギー６０ＫｅＶ
、 ドーズ量５Ｘ１０”ｃｍ”の条件でイオン注入し
之ｏ上記エネルギーであればＡｓ＋が熱酸化膜２５及び
シリコン窒化膜パターン２６カ）らなる二層構造ｔ透過
することはない。つづいて、窒素雰囲気中、１０００℃
で１０分間熱処理することにエリ、イオン注入層？電気
的に活性とするとともに前記シリコン窒化膜パターン２
６の庇ｍ２６ａ下の残存Ａｓ ドープト多結晶シリコ
ン膜３０′中のＡｓ を熱拡散させて、４５２４０９
７口。
第１の開孔部２ｇ、２ｇ（旬大きい第２の開孔部２９．
２９が形成され、前記シリコン窒化膜パターン２６．Ｃ
庇部２６ａが形成され之（第３図（ｃ） ｋ示）０ 次いで、減圧ＣＶＤ法に；り全面に厚さ０．２μｍのＡ
ｓ ドープト多結晶シリコン膜３０そ堆積させ文。威
圧ＣＶＤ去によれ、ば多結晶シリコンＤまわり込みがｊ
めて＝い比め、前記シリコン窒化膜パターン２６・つ庇
部２６ａ下にもＡｓ ドープト多結晶ノリコン嘆３０
が堆積される（第３図（ｄ）図示）０ 次いで、ＣＦ３Ｂｒ とＣｔ２の反応性イオンガス中
；で、流量比ＣＦ３Ｂｒ／Ｃｔ２ ＝ ０．６ 、パワ
ー３００Ｗ、圧力０． Ｉ Ｔｏｒｒ の条件で４分
間曝すことに＝り前記Ａｓ ドープト多結晶シリコン
膜３０ｐエツ六ング除去し、１８反応性イオンは直進性
？有するので、前記シリコン窒化膜パターン２６の庇部
２６ａ下にのみ残存Ａｓ ドープト多結晶シリコン展
３０′が形成された（第３図（、）図示）０ 次いで、酸素アラシイ−に＝り前記第１及び第２の開孔
部２１１，２ｄ、２９．２９から１出しに夫々の半導体
層表面の有機物？除去した後、ＫＯＩ（系のエッチャン
ト、・てぶり表面層ｒ１００＾エツチング除去すること
にエリ反応性イ７ノエッチングに＝る表面ダメージ層で
除去した０つづいて、ＡＳ でエネルギー６０ＫｅＶ
、 ドーズ量５Ｘ１０”ｃｍ”の条件でイオン注入し
之ｏ上記エネルギーであればＡｓ＋が熱酸化膜２５及び
シリコン窒化膜パターン２６カ）らなる二層構造ｔ透過
することはない。つづいて、窒素雰囲気中、１０００℃
で１０分間熱処理することにエリ、イオン注入層？電気
的に活性とするとともに前記シリコン窒化膜パターン２
６の庇ｍ２６ａ下の残存Ａｓ ドープト多結晶シリコ
ン膜３０′中のＡｓ を熱拡散させて、４５２４０９
７口。
Ｘｊ＝０．２μｍのＮ＋型エミッタ領域３ノ及びＮ 型
コレクタコンタクト領域３２ケ形成した（第３図（ｆ）
図示）０ 次いで、前記Ｐ型ベース領域２７のコンタクト形成領域
上に対応する前記シリコン憾化膜パターン２６及び熱酸
化膜２５を順次エツチング除去して開孔窓３３’ｆｚ形
成した。つづいて、全面にＡｔ−８ｉ ｋ １． Ｏａ
ｍ堆積シタ後、バターニングしてエミッタ電極３４、ベ
ース電極３５、コレクタ電に３６に夫々形成してＮＰＮ
バイポーラトランジスタ金製造した（第３図（ｇ）図示
）０しかして）上述し友製造方法によれば第３図（ｆ）
図示の工程で形成されるＮ＋型エミッタ領域３１の接合
深さ？浅くしてもシリコン窒化膜２６の庇部２６ａ下の
残存Ａｓ ドープト多結晶シリコン膜３０′からのＡ
ｓ 拡散によりコンタクトホールとなる第１の開孔部
２８に比べて充分に面積ケ広くできるので、第３図（ｇ
）図示の工程で形成されるエミッタ１僑３４はエミッタ
ーベース接合に触ｎることはない。し、ｔがって、エミ
ッターベース接合の短絡忙防止することかでさ、信頼性
の高いＮＰＮバイポーラトランジスタを製造−すること
ができる。
コレクタコンタクト領域３２ケ形成した（第３図（ｆ）
図示）０ 次いで、前記Ｐ型ベース領域２７のコンタクト形成領域
上に対応する前記シリコン憾化膜パターン２６及び熱酸
化膜２５を順次エツチング除去して開孔窓３３’ｆｚ形
成した。つづいて、全面にＡｔ−８ｉ ｋ １． Ｏａ
ｍ堆積シタ後、バターニングしてエミッタ電極３４、ベ
ース電極３５、コレクタ電に３６に夫々形成してＮＰＮ
バイポーラトランジスタ金製造した（第３図（ｇ）図示
）０しかして）上述し友製造方法によれば第３図（ｆ）
図示の工程で形成されるＮ＋型エミッタ領域３１の接合
深さ？浅くしてもシリコン窒化膜２６の庇部２６ａ下の
残存Ａｓ ドープト多結晶シリコン膜３０′からのＡ
ｓ 拡散によりコンタクトホールとなる第１の開孔部
２８に比べて充分に面積ケ広くできるので、第３図（ｇ
）図示の工程で形成されるエミッタ１僑３４はエミッタ
ーベース接合に触ｎることはない。し、ｔがって、エミ
ッターベース接合の短絡忙防止することかでさ、信頼性
の高いＮＰＮバイポーラトランジスタを製造−すること
ができる。
なお、エミッタ形成用のＮ型不純物は上記実施例の如＜
Ａ８ に限らず、Ｐ、ＳｂでもＬいことは勿論である
。
Ａ８ に限らず、Ｐ、ＳｂでもＬいことは勿論である
。
本°発明に：れば電極によるエミッターベース接合の短
絡？防止して信頼性の高いバイポーラトランジスタを有
する半導体装置の製造方法を提供できるもの・である。
絡？防止して信頼性の高いバイポーラトランジスタを有
する半導体装置の製造方法を提供できるもの・である。
第１図は従来のバイポーラトランジスタの要部断面図、
第２図は本発明の詳細な説明するため、つ°バイポーラ
トランジスタの要部断面図、第３図（ａ／〜（ｇ）；す
本発明の実施）刈シζ３けるＮＰＮバイポーラトランジ
スタの製造方法τ二程頂二示す所面スである。 ２Ｉ・・Ｐ−型シソコン基友、２２・・・：・Ｊ′塁浬
込領域、２３・・分離層化膜、２４・・・Ｎ型島領域（
コレクク領域）、２５・・・熱酸［ヒ漠、２６・・・シ
リコン窒化膜パターン、２６ａ・・・庇部、２７・・・
Ｐ型ベース領域、２８・・・第１の開孔部、２９・・・
第２の開孔部、３ｏ・・Ａ８ ドープト多結晶シリコ
ン膜、３１・・Ｎ＋型エミッタ領域、３２・・Ｎｕコレ
クタコンタクト領域、３３・・・開孔窓、３４−°°エ
ミンタ電啄、３５・・・ベース電極、３６・・・コレク
ターｉ。
第２図は本発明の詳細な説明するため、つ°バイポーラ
トランジスタの要部断面図、第３図（ａ／〜（ｇ）；す
本発明の実施）刈シζ３けるＮＰＮバイポーラトランジ
スタの製造方法τ二程頂二示す所面スである。 ２Ｉ・・Ｐ−型シソコン基友、２２・・・：・Ｊ′塁浬
込領域、２３・・分離層化膜、２４・・・Ｎ型島領域（
コレクク領域）、２５・・・熱酸［ヒ漠、２６・・・シ
リコン窒化膜パターン、２６ａ・・・庇部、２７・・・
Ｐ型ベース領域、２８・・・第１の開孔部、２９・・・
第２の開孔部、３ｏ・・Ａ８ ドープト多結晶シリコ
ン膜、３１・・Ｎ＋型エミッタ領域、３２・・Ｎｕコレ
クタコンタクト領域、３３・・・開孔窓、３４−°°エ
ミンタ電啄、３５・・・ベース電極、３６・・・コレク
ターｉ。
Claims (5)
- （１） 第１導電型の半導体層上に順次第１及び第２
の絶縁膜？形成する工程と、イオン注入に工り前記半導
体層に部分的に第２導電型の不純物領域を形成する工程
と、該第２導電型の不純物領域の一部上に対応する前記
第２の絶縁膜に選択的に第１の開孔部？形成する工程と
、該第１の開孔部下の前記第１の絶縁膜に第１の開孔部
りり大きい第２の開孔部を形成し、該第２の開孔部付近
の前記第２の絶縁膜ｒ庇状に延出させる工程と、少なく
とも前記第１及び第２の開孔部金種う工うに第１導電型
の不純物？ドープした半導体膜？堆積する工程と、反応
性イオンエツチングにエリ前記半導体膜を除去し、前記
第２の絶縁膜の庇部下にのみ前記半導体膜？残存させる
工程と、第１及び第２の絶縁膜？透過しないエネルギー
で第１導電型の不純物？イオン注入した衾、熱処理を施
してイオン注入層を活性にするとともに前記第２の絶縁
膜の庇部下に残存した半導体膜に含まれる第１導電型の
不純物？拡散させることに：り前記第２導電型の不純物
領域に第１導電型の不純物領域？形成する工程と？具備
したこと？特徴とする半導体装置の製造方法。 - （２）第１及び第２の絶縁膜が夫々酸化膜及び窒化膜で
あること？特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 - （３） 減圧ＣＶＤ法にエリ半導体膜？堆積すること
？特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 - （４）半導体膜が多結晶シリコン膜であること？特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。 - （５）第１導電屋の不純物が砒素であること？特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090082A JPS58206158A (ja) | 1982-05-27 | 1982-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090082A JPS58206158A (ja) | 1982-05-27 | 1982-05-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58206158A true JPS58206158A (ja) | 1983-12-01 |
| JPH0155585B2 JPH0155585B2 (ja) | 1989-11-27 |
Family
ID=13988595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090082A Granted JPS58206158A (ja) | 1982-05-27 | 1982-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58206158A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153164A (ja) * | 1984-01-20 | 1985-08-12 | Nec Corp | 半導体装置 |
| JPS61208263A (ja) * | 1985-03-13 | 1986-09-16 | Sanyo Electric Co Ltd | トランジスタの製造方法 |
| JPS61208262A (ja) * | 1985-03-13 | 1986-09-16 | Sanyo Electric Co Ltd | トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52141573A (en) * | 1976-05-20 | 1977-11-25 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS544575A (en) * | 1977-06-13 | 1979-01-13 | Nec Corp | Production of semiconductor devices |
-
1982
- 1982-05-27 JP JP57090082A patent/JPS58206158A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52141573A (en) * | 1976-05-20 | 1977-11-25 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS544575A (en) * | 1977-06-13 | 1979-01-13 | Nec Corp | Production of semiconductor devices |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153164A (ja) * | 1984-01-20 | 1985-08-12 | Nec Corp | 半導体装置 |
| JPS61208263A (ja) * | 1985-03-13 | 1986-09-16 | Sanyo Electric Co Ltd | トランジスタの製造方法 |
| JPS61208262A (ja) * | 1985-03-13 | 1986-09-16 | Sanyo Electric Co Ltd | トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0155585B2 (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH04286154A (ja) | 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法 | |
| JPS59119762A (ja) | 埋込シヨツトキ−クランプ型トランジスタ | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0241170B2 (ja) | ||
| JPS58206158A (ja) | 半導体装置の製造方法 | |
| JP3349198B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JPH0358172B2 (ja) | ||
| JPS6330787B2 (ja) | ||
| JPH0239091B2 (ja) | ||
| JP3303833B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0128508B2 (ja) | ||
| JPS59217363A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS6185864A (ja) | バイポ−ラ型トランジスタ | |
| JPH0136709B2 (ja) | ||
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH0157506B2 (ja) | ||
| JPH03505026A (ja) | バイポーラトランジスタおよびそれの作製方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61224355A (ja) | 半導体装置及びその製造方法 | |
| JPS59161068A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS61129824A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 |