JPS6037781A - 電界効果型トランジスタの駆動方法 - Google Patents
電界効果型トランジスタの駆動方法Info
- Publication number
- JPS6037781A JPS6037781A JP58147202A JP14720283A JPS6037781A JP S6037781 A JPS6037781 A JP S6037781A JP 58147202 A JP58147202 A JP 58147202A JP 14720283 A JP14720283 A JP 14720283A JP S6037781 A JPS6037781 A JP S6037781A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- source
- type
- depletion
- driving method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
′jgC業」ユの利用分野
木5α明は1−(f界ダ’r3LF’+リトランジスタ
のワベ11す1〕−f法に関する。
のワベ11す1〕−f法に関する。
従′11・さ倒の115成2−その問題点l1l−V族
化合物゛1′、導体よりなる♀ニー?界効果型ト5ンジ
スタは、−8lを素材2ニする従来のFE′rに比べて
僚れ1:高周波特性をf′i十ろFE′Fとして注1」
されている。中でもGaAsシB・リドキーバリアIf
−1−型FET (以下、GaAs −MES FE
Tと称す〕は’f’、に速性と低油Iυ1i力性の両ン
jに6にれており、実用化のJii Iコ*GaAs・
MES・FET のうち、ヂュアルグ1−ト・MlコS
・FETは、2つのゲートで独立にソースート1フイン
も 開電流を制御することができ、その高速性をη″かして
、[JHF、 SHF帯用0チューナや三十す−として
使ワれてきている。E+’S 1図はその従)乙のI”
E’l’の<’J’s造図、!−模式的な空乏1)7
の1ノζがりを示1−でいる。1111図では半絶縁性
GaAsノ、(板(1)1−に4!jr活加のi型Ga
Asバ”J ’77層(2)を介してn 7’;9.G
aAsから成る活性層(3)を形成してFETがj、1
4成されている。ソース17J−1極m+c対し、ドレ
イy電!1jii (5)は正、lf−トI″(,17
4ii 1fil(7)は負の電圧が印加されているI
コめ、空乏1i″N(シ旧弐図のように拡がり、チャネ
ルを流ノー、る電流を・(・lJi・:11することが
できる。しかし本(1す働iliにオjいては、活性層
(3)とバ・ソファ層(2)の界面で、Ki’i晶i、
:、i−J、;、7的に不安定な遷移領域(9)ができ
、この部分がチPンネ11゜に影響を及ぼすため、ピン
チ1フ77I、圧の不!/ト定比、NFの増大などの間
Y″X1が起こる。まjこ、jlIll 込J−もソー
ス−ドレイン間に2つのゲートを作る必・3)4 」−
1その工程がψIFシくなり、シングルノj゛−トのl
t、fEs・FETに比べ歩留りの低下、特性のばらつ
きを避けられないのが現状である。
化合物゛1′、導体よりなる♀ニー?界効果型ト5ンジ
スタは、−8lを素材2ニする従来のFE′rに比べて
僚れ1:高周波特性をf′i十ろFE′Fとして注1」
されている。中でもGaAsシB・リドキーバリアIf
−1−型FET (以下、GaAs −MES FE
Tと称す〕は’f’、に速性と低油Iυ1i力性の両ン
jに6にれており、実用化のJii Iコ*GaAs・
MES・FET のうち、ヂュアルグ1−ト・MlコS
・FETは、2つのゲートで独立にソースート1フイン
も 開電流を制御することができ、その高速性をη″かして
、[JHF、 SHF帯用0チューナや三十す−として
使ワれてきている。E+’S 1図はその従)乙のI”
E’l’の<’J’s造図、!−模式的な空乏1)7
の1ノζがりを示1−でいる。1111図では半絶縁性
GaAsノ、(板(1)1−に4!jr活加のi型Ga
Asバ”J ’77層(2)を介してn 7’;9.G
aAsから成る活性層(3)を形成してFETがj、1
4成されている。ソース17J−1極m+c対し、ドレ
イy電!1jii (5)は正、lf−トI″(,17
4ii 1fil(7)は負の電圧が印加されているI
コめ、空乏1i″N(シ旧弐図のように拡がり、チャネ
ルを流ノー、る電流を・(・lJi・:11することが
できる。しかし本(1す働iliにオjいては、活性層
(3)とバ・ソファ層(2)の界面で、Ki’i晶i、
:、i−J、;、7的に不安定な遷移領域(9)ができ
、この部分がチPンネ11゜に影響を及ぼすため、ピン
チ1フ77I、圧の不!/ト定比、NFの増大などの間
Y″X1が起こる。まjこ、jlIll 込J−もソー
ス−ドレイン間に2つのゲートを作る必・3)4 」−
1その工程がψIFシくなり、シングルノj゛−トのl
t、fEs・FETに比べ歩留りの低下、特性のばらつ
きを避けられないのが現状である。
発明の目的
本発明は八41’、S −FE1’にJ5いて1″:J
LれtこNF持性を得ることができるFErの駆動方法
を提供することを「1的とする。
LれtこNF持性を得ることができるFErの駆動方法
を提供することを「1的とする。
発明の]R成
本発明の1’IC?i’−効果型トラ、−7ジスタの駆
動方法によると、導111゛性を有する半導体ツメ7仮
十二に形成されtこ″1江界効果摩1 lうごノジスタ
のnl[記31(導体基板とソース’I’l−j 1.
+i! i:’dにf?+圧を加えてチトネIlz電流
を制御することを1、〒徴とする。
動方法によると、導111゛性を有する半導体ツメ7仮
十二に形成されtこ″1江界効果摩1 lうごノジスタ
のnl[記31(導体基板とソース’I’l−j 1.
+i! i:’dにf?+圧を加えてチトネIlz電流
を制御することを1、〒徴とする。
実施例のj’、11j明
り、下、本発明の1110・)1方Deを具体的なりこ
雄側に基づいて1;lΔ明A−る。
雄側に基づいて1;lΔ明A−る。
C1)2図は本発明によるFJETのβf’、 1ft
f1ft上空乏層の拡がりを植式的に示す。114−型
GaΔS半導体J4(”、Li (Iffi上にi 型
GaAsバ”)ファ層(1)を介し2てn型(ya A
5活)゛■ミ1i (12が戦費されFETが111
7成されている。ソース11イイm(13ニ対シ、ドl
y イy FEr極(14)に正、ゲート市: J+i
ii OQに負、さらに基(反オーミ・ツク電極面にf
lの電圧か印加さね、でいる。空乏;1゛・j(J力は
(Nに示ずようにjシ、かり、ゲートIjイ’tk o
i i6 ヨ(J ノ、”’; 板A−E ”J ’)
i’:1: l1n(、(lfi) ニ加える電圧を
ニノン化さ1Jろことにより、)j1!立にト□レイン
・ソース間市、bIEを徂1イ(・4Iする:1かでき
ろ。t fこ、界面の不安定な領域か?;・4乏層fr
t)内に入って1.1.FうTこめ、NFの向上か[;
]メ1.る。
f1ft上空乏層の拡がりを植式的に示す。114−型
GaΔS半導体J4(”、Li (Iffi上にi 型
GaAsバ”)ファ層(1)を介し2てn型(ya A
5活)゛■ミ1i (12が戦費されFETが111
7成されている。ソース11イイm(13ニ対シ、ドl
y イy FEr極(14)に正、ゲート市: J+i
ii OQに負、さらに基(反オーミ・ツク電極面にf
lの電圧か印加さね、でいる。空乏;1゛・j(J力は
(Nに示ずようにjシ、かり、ゲートIjイ’tk o
i i6 ヨ(J ノ、”’; 板A−E ”J ’)
i’:1: l1n(、(lfi) ニ加える電圧を
ニノン化さ1Jろことにより、)j1!立にト□レイン
・ソース間市、bIEを徂1イ(・4Iする:1かでき
ろ。t fこ、界面の不安定な領域か?;・4乏層fr
t)内に入って1.1.FうTこめ、NFの向上か[;
]メ1.る。
本実施例ではSi添加■仕G;IAS(2XI018c
m−3)半導体基板uU J−に気相成長?、ノ:に3
1−リi KVGaAs(り1xlO”cm 3)21
Jm、 n 7qすGaAs (I X 10 ”nn
”>(1,877111の I萱ソ 〕 ァ fil
FI+)、活性Ji’i (lのを順に成I::<シ
1こ。ソース行ら(、じ:(1]、トしイン?i、j’
、 (:m (目)、 ノ占(fi A”fl ”)
り 1,1)シ’+IJ’N にAuGc/A、u を
、テ・\2′j後、ト、へ処理により合金化しでオー
三ツクを完全にした。If−ト11?極(1!’A I
:iA ’; 5: :)パ、γ11でドリフトより形
成しtこ。グーt− 4.−、j 1 /IJZ X.
す°′ー1ー幅20117n、ソース・トレイン間1’
/A 5 717I+としtこ1・王T (7) ’i
、テ+’lユ1:llと(2て、I DSS = 5
tn. A % yy++ −1 il(1 trr.
sAr77++、VT二25ポル1−、基板オーニ・ツ
ク7t,( 、r::4i7])らの]ンタクタ:ノス
としC2 0 tns /ynm を1C?fこ。”!
. f−NF i1+’iは基4i f’j’l jF
i,圧を0 1jし1こ時に対し、■ボルトのバイアス
l’J’j圧を加えた時、5dBの減少が見られ、界面
の不安定1′]:か特,i4i−に影響を及ぼさなくな
つtこ事を示している。
m−3)半導体基板uU J−に気相成長?、ノ:に3
1−リi KVGaAs(り1xlO”cm 3)21
Jm、 n 7qすGaAs (I X 10 ”nn
”>(1,877111の I萱ソ 〕 ァ fil
FI+)、活性Ji’i (lのを順に成I::<シ
1こ。ソース行ら(、じ:(1]、トしイン?i、j’
、 (:m (目)、 ノ占(fi A”fl ”)
り 1,1)シ’+IJ’N にAuGc/A、u を
、テ・\2′j後、ト、へ処理により合金化しでオー
三ツクを完全にした。If−ト11?極(1!’A I
:iA ’; 5: :)パ、γ11でドリフトより形
成しtこ。グーt− 4.−、j 1 /IJZ X.
す°′ー1ー幅20117n、ソース・トレイン間1’
/A 5 717I+としtこ1・王T (7) ’i
、テ+’lユ1:llと(2て、I DSS = 5
tn. A % yy++ −1 il(1 trr.
sAr77++、VT二25ポル1−、基板オーニ・ツ
ク7t,( 、r::4i7])らの]ンタクタ:ノス
としC2 0 tns /ynm を1C?fこ。”!
. f−NF i1+’iは基4i f’j’l jF
i,圧を0 1jし1こ時に対し、■ボルトのバイアス
l’J’j圧を加えた時、5dBの減少が見られ、界面
の不安定1′]:か特,i4i−に影響を及ぼさなくな
つtこ事を示している。
なお、上記実rIL例番とおいて半導体材料はGaAs
として説明しtこが、これはInz−xGa)(As
+ Ga1−yA%AS。
として説明しtこが、これはInz−xGa)(As
+ Ga1−yA%AS。
InPなどのIII −V族化合物半導体材料でも同様
の効弔がi’.lられる。
の効弔がi’.lられる。
発明の詳細
な説明のように本発明の′ii’,1界効栗型トランジ
スタの1゛区!b11方法によると、導電性)1(:板
とソース間に電圧を印加して空乏1nを基板側から拡げ
てチャネル電流をグー!〜電圧と独立して制r11する
jこめ、づDセスの容k・)化が「IJ能になり.NF
特件の優れtコFETを作成するこ吉ができるものであ
る。
スタの1゛区!b11方法によると、導電性)1(:板
とソース間に電圧を印加して空乏1nを基板側から拡げ
てチャネル電流をグー!〜電圧と独立して制r11する
jこめ、づDセスの容k・)化が「IJ能になり.NF
特件の優れtコFETを作成するこ吉ができるものであ
る。
第1図は従来のFETの414Y造と(蓮式的な空乏層
の拡がりの説明図、第2図は本発明によるFT汀のl駆
動方法のー;1コ施例雄側乏層の拡がりの説明図である
。 θ(1 、、、 n4−型GaAs半導体基板、(It
) − i 型GaAsバ・リファ層、(12 ・n
型GaAs活性層、0:C − ソー スrU 極、(
14)・・・ドレイン?′l!石れ(142−ダ“−ト
市,5(瓶、(1(塾・基(反オーミックSU; 、f
VtE、07)・・空乏119、(1[・・界面の不安
定な領域 代理人 へ A\ 二<) 弘 第1図 第2図
の拡がりの説明図、第2図は本発明によるFT汀のl駆
動方法のー;1コ施例雄側乏層の拡がりの説明図である
。 θ(1 、、、 n4−型GaAs半導体基板、(It
) − i 型GaAsバ・リファ層、(12 ・n
型GaAs活性層、0:C − ソー スrU 極、(
14)・・・ドレイン?′l!石れ(142−ダ“−ト
市,5(瓶、(1(塾・基(反オーミックSU; 、f
VtE、07)・・空乏119、(1[・・界面の不安
定な領域 代理人 へ A\ 二<) 弘 第1図 第2図
Claims (1)
- 1、導電性をffするl、 ;、1′y体基板」−に形
成されf、m電:界′jIJ果型トうンジスタの前記半
導体基板とソースf’!”+’、 (1・11間に7i
、j:圧を加えてチPシネル1ぽ流を制作する電界効L
u型1へろヲジスタのrU<動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147202A JPS6037781A (ja) | 1983-08-10 | 1983-08-10 | 電界効果型トランジスタの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147202A JPS6037781A (ja) | 1983-08-10 | 1983-08-10 | 電界効果型トランジスタの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037781A true JPS6037781A (ja) | 1985-02-27 |
Family
ID=15424864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58147202A Pending JPS6037781A (ja) | 1983-08-10 | 1983-08-10 | 電界効果型トランジスタの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037781A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814258A (en) * | 1995-12-28 | 1998-09-29 | Fuji Photo Film Co., Ltd. | Method for forming multilayer sheet or multilayer film |
| US6203742B1 (en) | 1997-08-22 | 2001-03-20 | Fuji Photo Film Co., Ltd. | Method for forming multilayer sheets and extrusion die therefor |
-
1983
- 1983-08-10 JP JP58147202A patent/JPS6037781A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814258A (en) * | 1995-12-28 | 1998-09-29 | Fuji Photo Film Co., Ltd. | Method for forming multilayer sheet or multilayer film |
| US6203742B1 (en) | 1997-08-22 | 2001-03-20 | Fuji Photo Film Co., Ltd. | Method for forming multilayer sheets and extrusion die therefor |
| US6461138B2 (en) | 1997-08-22 | 2002-10-08 | Fuji Photo Film Co., Ltd. | Device for forming multilayer sheets and extrusion die therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4830980A (en) | Making complementary integrated p-MODFET and n-MODFET | |
| US20170194141A1 (en) | Growing a III-V Layer on Silicon using Aligned Nano-Scale Patterns | |
| JP3021154B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US5298441A (en) | Method of making high transconductance heterostructure field effect transistor | |
| US20180175183A1 (en) | Semiconductor Component with Protrusion Propagation Body and Corresponding Methods of Manufacture | |
| US8058676B2 (en) | Spin transistor using double carrier supply layer structure | |
| JPS6037781A (ja) | 電界効果型トランジスタの駆動方法 | |
| US20240429297A1 (en) | Semiconductor device | |
| Lee et al. | Fabrication methods for nanowire tunnel FET with locally concentrated Silicon-germanium channel | |
| JPS60149169A (ja) | 電界効果型半導体装置 | |
| JPH03224243A (ja) | 速度変調トランジスタ | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPS61147578A (ja) | 半導体装置 | |
| JPH0230149A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS61171170A (ja) | 半導体装置 | |
| JPS62144367A (ja) | 接合型電界効果トランジスタ | |
| JPH088354B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS62279678A (ja) | 半導体装置 | |
| CN116207161A (zh) | 一种具有辅助栅结构的旁栅AlGaN/GaN异质结场效应晶体管及工作方法与应用 | |
| JPH07118540B2 (ja) | 半導体装置 | |
| JPH06310535A (ja) | 電界効果トランジスタ | |
| JPS59181675A (ja) | 半導体装置 | |
| US20180108734A1 (en) | Semiconductors With Increased Carrier Concentration | |
| JPH0529562A (ja) | Fetとその製造方法 | |
| JPH02239635A (ja) | 半導体素子 |