JPS61287079A - デイジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばＰＣＭ録音機やディジタルＶＴＲ等の
ディジタル信号再生装置に関し、特にデータをメモリに
取り込む手段の改良を行なったディジタル信号再生装置
に関するものである。

〔従来の技術〕

一般に、ビデオ信号、オーディオ信号をディジタル化し
て記録再生するときに、再生側では再生したデータを一
度バッファメモリに格納し、例えば誤り訂正等の信号処
理を行なった後に、基準クロックに同期してメモリから
読出すという操作が行なわれる。このようにすることに
より信号処理のための時間を確保できるとともに、再生
に伴う時間軸変動（ジッタ）を吸収することが可能とな
る。

ここで、再生データを順序良くメモリに取込むためには
、同期信号と共にアドレス信号が必要となる。第８図は
一般的なデータのフレーム構成の一例であり、図におい
て、ＤＡＴＡはディジタル情報信号とその情報信号に対
する誤り訂正符号であり、フレーム毎に同期信号５ＹＮ
Ｃ，アドレス信号ＡＤＨが付加され、さらにアドレス信
号ＡＤＲに対してエラー検出符号ＣＨＫが付加されてい
る。このようなディジタル信号をメモリに取込む従来の
方法として、例えば特開昭５７−５０３０７号公報に示
されるものがある。１ｐち、エラー検出信号ＣＨＫによ
ってアドレス信号ＡＤＨにエラーがあるかどうかをチェ
ックし、エラーがない場合は、アドレス信号ＡＤＨより
生成し赳メそりアドレス値にデータを書込むとともに、
別に設けるか１．もしくはデータ用メモリと兼用したエ
ラーフラグメモリの対応するエリアに＠Ｏ”を書込む、
もしエラーが検出された場合には、データの書込みを禁
止することにより、誤ったデータの書込みを防ぐ。

またここで、エラーフラグメモリのすべてのエリアは、
そのエリアにフラグが書込まれるべき時点より前には“
１”にセントされているので、データＤＡＴＡが書込ま
れて“０”にリセットされんエリア以外は“１′″が残
り、そのフレームのデータは新規に書込まれたものでな
いことがわかり、誤つたデータとして処理できる。

〔発明が解決しようとする問題点〕

従来のディジタル信号再生装置は以上のように構成され
ているので、アドレス信号のエラー検出符号ＣＨＫがエ
ラーを見逃さない限り、データが誤うて書込まれること
はない、ところが、アドレス信号にエラーがないときに
のみデータを書込んでいるので、伝送路や記録再生の状
況が変化し、再生信号に誤りが多くなると、データの書
き込まれない場合が多くなり、データの誤り訂正の能力
を越える場合がしばしば発生する。

本発明は上記のような従来装置の問題点を解決するため
になされたもので、伝送路の状態が悪化し、誤りの多発
する場合でもデータの書き込みのミスを極力抑えるよう
にし、データの誤り訂正の能力を十分に発揮させるよう
にすることにより高い信頼性を有するディジタル信号再
生装置を提供することを目的としている。

〔問題点を解決するための手段〕

本発明に係るディジタル信号再生装置は、フレームアド
レスの補間手段として例えばカウンタを設け、アドレス
信号にエラーが検出された場合には、この補間手段の出
力をメモリのアドレスとして採用すると共に、最終のア
ドレス信号が再生される付近に、所定の時間幅のウィン
ドパルスを設定し、最終アドレス検出回路出力とこのウ
ィンドパルスのアンド出力によりメモリへのデータ書込
みを禁止させるようにしたものである。

（作用〕 本発明においては、ウィンドパルスの開いている期間に
最終アドレスが検出されるとデータの書込みクロックが
ストップされ、また、最終アドレスが検出されなかった
場合でもウィンドパルスが閉じると書込みクロックはス
トップされ、不要なデータがメモリ内の正しく書込まれ
たデータエリアに誤って書込まれるのを防止する。

〔実施例〕

第２図は本発明の一実施例であるＰＣＭオーディオ再生
装置のブロック構成図であり、第３図はこのＰＣＭオー
ディオ再生装置の動作を示すタイミング図である。以下
、まず、本装置の全体の構成と動作について説明し、さ
らに本発明の特徴であるメモリアドレスコントロール回
路について詳細に述べる。

第２図において、３１は磁気テープ、３２はドラム、３
３１及び３３２はドラム３２上に互いに１８０°の位置
を保って配置された回転ヘッドであり、テープ３１はド
ラム３２に対し、約９０゛の角範囲区間巻付けられるよ
うになされている。３４は２個のヘッドからの再生信号
を切替えて１本の出力とするスイッチ、３５は再生アン
プ、３６は復調回路、３７．３８及び３９は後述のメモ
リに対し、データの書込みや読出しの各モードにてデ”
多の流れを切替えるスイッチ、４０及び４１はデータを
蓄える第１のメモリ及び第２．のメそり、４２は第１．
第２のメモリ４０．４１の書込′み、読出しアドレスコ
ントロール回路、４３はデータのエラーを検出、訂正す
る復号回路、４４は例えば平均値内挿等の処理を行なう
補正回路、４５はディジタル−アナログ（Ｄ／Ａ）コン
バータ、４６はＤ／Ａコンバータ４５出力を左チャネル
（ＬＣｈ）と右チャネル（Ｒ，ｈ）に分離するスイッチ
、４７１及び４７２はＬＣｈ及びＲｃｈのアナログオー
ディオ信号出力端子、４８は各ブロックのタイミングコ
ントロールのためのクロック発生回路、４９はドラム３
２やテープ走行などを制御するサーボ回路である。

このような構成において、まずドラム３２はタイミング
コントロール回路４８から供給される３３゜３Ｈ２の信
号に同期して回転するようにサーボ回路４９によって制
御される。このときヘッド３３１及び３３２は、第３図
（Ｃ）（Ｄ６６、ＩＨｚＯ：）信号が、ローレベル（以
下りと記す）の期間にてテープ３１に対接するように制
御されている。したがってヘッドからの再生信号出力は
第３図（ａｌ及び申）のごとくヘッド毎に交互に得られ
、また両ヘッド共にテープに対接せず無信号である期間
が再生出力期間と交互に発生する。この再生ヘッド出力
は、１５ｍ５ｅｃ毎に切替わるスイッチ３４を介するこ
とにより１系統の出力として再生アンプ３５に供給され
、さらに増幅された信号は復調回路３６に供給される。

ここで信号は元のディジタル信号系列に復元され、スイ
ッチ３７及び３Ｂを介して第１のメモリ４０゜第２のメ
モリ４１に供給されると共にメモリアドレスコントロー
ル回路４２に供給される。

ところで、本装置において再生されるテープ上の信号記
録パターンは第６図に示すようになっており、記録のサ
ンプリング時に発生するデータの順序をＬ　ｃ　ｈ　Ｓ
Ｒｃ　ｈ夫々、ＬＯ，Ｌｌ、Ｌ２゜・・・、Ｒ□、Ｒ１
，Ｒ２，・・・としたときの、Ｌｃｈの偶数番目データ
、ＬＣｈの奇数番目データ、Ｒｃｈの偶数番目データ、
及びＲｃｈの奇数番目データがかためて図のごとく配置
さている。ただし、ここで誤り訂正符号については図示
していない。

図において、１００はテープ走行方向、１０１がヘッド
走査方向であるので、ヘッドが１本のトラックを走査し
たときに得られる信号は、第３図（ｆ）及び（ｇ）のよ
うに、７．５ｍ５ｅｃの信号再生期間の前半にＬｃｈ偶
数、後半にＲｃｈ奇数か、もしくは前半にＲｃｈの偶数
、後半にＬｃｈ奇数のデータが得られる。

このように、本装置ではデータは２トラツクにて完結す
るので、第１のメモリ４０及び第２のメモリ４１は夫々
２トランク分のデータ（及び誤り訂正ワード）を記憶す
るメモリ容量を有しており、交互に、書込み、訂正及び
読出しを行なうよう制御される。すなわち、１６．７Ｈ
２の信号である第３図（ｅ）がハイレベル（以下Ｈと記
す）の期間ではスイッチ３９は第２のメモリ４１側に倒
され、第２のメモリ４１に蓄えられているＬｃｈ及びＲ
ｃｈのデータが所定の順序にて読出され、補正回路４４
に供給される。一方、この間第１のメモリ４０に対して
はスイッチ３８が上側に倒されており、またスイッチ３
７は６６．７Ｈｚノ信号（第３図（Ｃ））／ｌ（Ｌの期
間では上に、Ｈの期間では下に倒されるように制御され
るので、初めのＴ期間（７，５ｍ５ｅｃ　）では、復調
回路３６からのＬｃｈ偶数とＲｃｈ奇数のデータを第１
のメモリ４０内に取込み、次のＴの期間にはこの書込ん
だデータをスイッチ３７を介して復号回路４３に供給し
、該データに含まれるエラーが訂正される。さらに次の
２Ｔの期間には、Ｒｃｈ偶数とＬｃｈ奇数のデータに対
して同様の書込み、訂正という一連の操作がなされる。

第３図（ｅ）がＬの期間においては、逆に第１のメモＩ
Ｊ４０に蓄えられている、既にエラー訂正の終了したデ
ータがスイッチ３９を介して補正回路４４に供給され、
第２のメモリ４１に対してデータの書込みと訂正処理が
行なわれる。

以上のメモリに対するデータの読み書きは、メモリアド
レスコントロール回路４２にて生成されるメモリアドレ
スによって制御される。補正回路４４では、エラー訂正
は行なえなかったがエラー検出のなされでいるデータに
対し、平均値補正や前値ホールドによって異音が発生し
ないように補正がなされる。この出力はＤ／Ａコンバー
タ４５においてアナログ信号に戻され、スイッチ４６に
供給される。スイッチ４６は例えば４８ＫＨ２の信号に
よって切換えられ、ＬｃｈとＲｃｈのオーディオ信号が
分離されて端子４７１及び４７２より出力される。

本装置は以上の説明のごとく動作するが、特に本発明の
特徴であるメモリへのデータの書込み方法について以下
に説明する。第１図は第２図のメモリアドレスコントロ
ール回路４２に含まれる書込みアドレス発生とその制御
回路の詳細ブロック図である。また第４図及び第５図は
この回路の動作を示すタイミング図である。

第１図において、ｌは再生ディジタル信号の入力端子、
２はアドレス信号のランチ回路、３はアドレス信号のエ
ラー検出回路、４はタイミング制御回路、５及び６は再
生ディジタル信号に同期したフレーム及びワード単位の
クロックが入力される入力端子、７は基準クロック端子
、８はエラー検出回路３の出力とタイミング制御回路４
からのクロックとによりアドレスロードクロックＡＬＣ
Ｋを作るオアゲート、９はフレーム単位のメモリアドレ
スを指定するメモリアドレスカウンタ、１０はワード単
位のメモリアドレスを指定するメモリアドレスカウンタ
、１１は再生書込み時のメモリアドレス出力端子、１２
は最終アドレス検出回路、１３はウィンドパルス発生回
路、１４はウィンドパルス発生回路出力と最終アドレス
検出回路出力とが共にＬとなったとき、Ｌを出力するオ
アゲート、１５はオアゲート１４の出力をクロックとす
るフリップフロップ、１６はウィンドパルスＷＰを入力
とするフリップフロップ、１７はフリップフロップ１５
及び１６のアドレスを入力とするナントゲート、１８は
データ書込みクロックＷｃｋとナントゲート１７の出力
を入力とするオアゲート、１９はメモリのデータ書込み
クロック出力端子である。

まず、再生ディジタル信号入力端子１には第４図（ａ）
に示すような再生ディジタル信号が入力される。この入
力信号は、フレーム単位としてはフレームクロック入力
端子５に供給されるフレームクロックＦＣＫに同期して
おり（第４図山）参照）、またワード単位としてはワー
ドクロック入力端子６に供給されるワードクロックＷＣ
Ｋに同期している（第４図（０）参照）。そしてタイミ
ング制御回路４では、該回路４に入力されるフレームク
ロックＦＣＫ及びワードクロックＷＣＫにより、第４図
（ｄ）　（４ｍ）　（ｎ　（ｈ）に示すような、フレー
ムカウンタクロックＴＦＣＫ、　　ワードカウンタクロ
ックＴＷＣＫ。

アドレスラッチクロックＡＬＣＫ、及びアドレスロード
クロックＬＣＫの各クロックが作成される。

上記アドレスラッチクロックＡＬＣＫを受けたランチ回
路２では、その立上りで入力信号をラッチしてアドレス
信号ＡＤＨを格納し、またエラー検出回路３ではアドレ
ス信号のエラーを検出し、エラーがあればＨｌなければ
Ｌを出力する（第４図（ｇ））。従ってオアゲート８の
出力には、第４図（１）で示すように、アドレス信号に
エラーがないときのみアドレスロードクロックＬＣＫが
得られる。

ここでフレームアドレスカウンタ９は第４図（ｄｌで示
すフレームカウンタクロックＴＦＣＫによってカウント
アツプされ、またアドレスロードクロックＬＣＫが入力
されたときのみラッチ回路２にラッチされているアドレ
ス信号をデータとしてロードする。従って、第４図０）
のようにアドレス信号にエラーがないときにはアドレス
値ｍがロードされ、エラーがある場合には１つ前のフレ
ームアドレスをカウントアツプした値ｎが採用される。

このようにアドレス信号にエラーが検出された場合でも
、フレームアドレスカウンタ９を用いてアドレスを補間
することができる。

一方、ワードアドレスカウンタ１０はフレームカウンタ
クロックＴＦＣＫによってリセットされ、第４図（ｅ）
のワードカウンタクロックＴＷＣＫによってカウントア
ンプされる。従ってこのワードアドレスカウンタ１０は
、第４図（ｋ）で示すように、あるフレームアドレスに
対してワード毎に１づつ更新した値を出力する。実際に
は、メモリのアドレスとしてはフレームアドレス及びワ
ードアドレスのアドレス１１がそのままメモリのアドレ
スとして採用される場合もあるし、また例えばアドレス
生成用ＲＯＭ等を用いて所定の値に変換した値がメモリ
アドレスとして採用される場合もある。

このメモリのアドレスは端子１１より出力される。

ところで前述したようにヘッドからの再生ディジタル信
号は、第５図（ａ）の８８．７Ｈ２の基準信号がＬの期
間に発生するように制御されているが、複数の装置間の
メカニカルな互換誤差やジッタ等による時間的変動があ
る場合、必ずしも完全な同期はとれていない、今、位相
同期がとれている場合の再生出力信号は第５図伽）であ
り、位相がずれている例が第５図（Ｑ）である０図にお
いて、ｔ２はＰＣＭディジタル信号が再生される期間で
あり、ｔｌはそれ以外、例えばサーボのためのコントロ
ール信号などが再生される期間である。

本実施例では、位相が合っている場合の期間ｔ２の終了
する時点ｔＱの付近に、上述のような様々な要因による
再生信号の時間的ずれ以上の時間幅をもつウィンドパル
スＷＰ　（第５図（ｄ））をウィンドパルス発生回路１
３にて発生させる。また、最終アドレス検出回路１２に
はフレームアドレスカウンタ９の出力が入力され、期間
ｔ２における最終フレームに付加されたアドレス信号が
検出される０例えば、第５図（ａ）の再生信号により、
最終アドレス検出回路１２の出方ＬＡは第５図（ｆ）の
ごとくなり、オアゲート１４によりウィンドパルスＷＰ
がＬの期間に発生したＬＡのみがフリップフロップ１５
のクロックとして供給される。すなわち、オアゲー）１
４は誤ってＬＡが発生した場合のプロテクトの役目をし
ている。フリップフロップ１５は、例えば８６．７Ｈ２
の基準信号の立ち上がりに同期したクロックＳＥＴによ
り再生書込みの直前にセットされており、第５図（ａの
ようにオアゲート１４の出力によりＬになる。また、フ
リップフロップ１６も同様にセットされており、第５図
（旬の・　　ようにウィンドパルスｗＰの立ち上がりに
応じてＬに変化する。ナントゲート１７はフリップフロ
ップ１５及び１６の出力を受け、早くＬになった方、第
５図（１）ではフリップフロップ１５の出力を反転した
出力となる。すなわち、このナントゲート１７の出力が
メモリへのデータ書込みクロックの抜き出しパルスとな
っており、第５図Ｕ）の連続する書込みクロックとのオ
アゲート１８を介することにより、メモリに供給するデ
ータ書込みクロックを発生させ端子１９より出力する。

もし最終アドレス信号がエラーによって欠損し、フレー
ムアドレスカウンタ９によっても生成できなかった場合
でも、フリップフロップ１６の出力により書込みクロッ
クをストップさせることができるので、最悪の場合、ウ
ィンドパルス幅のＰＣＭデータでない信号が書き込まれ
るだけで済む。

このように、本実施例のディジタル信号再生装置におい
ては、データのメモリへの書き込みに際し、正しくない
信号の書込みをできる限り減らすためウィンドパルスを
設定し、ウィンドパルスの開いている間に最終アドレス
信号が検出された場合に書込みクロックをストップさせ
ている。また最終アドレス信号が検出できない場合にも
、例えばウィンドパルスの閉じる時には書込みクロック
をストップさせるようにしている。したがうてデータの
エラーのため最終アドレス信号と同様の信号が検出され
た場合にでも、ウィンドパルスをはずれていれば誤った
ものであることがわかるし、最終アドレス信号が検出で
きないときにも誤った書込みは最小限に抑えられる。

また上記実施例ではアドレス信号にエラーがあった場合
にでもカウンタの出力をアドレス信号として採用するの
で、データが書込まれない場合は従来に比し少なくなり
、データの誤り訂正能力を十分に発揮できる。

ところで、上記実施例によってもエラーの状況によって
はデータが書込まれない場合があり、メモリに前の古い
データえ残ってしまうことがある。

そしてその古いデータに誤りがない場合には、データの
誤り検出でも見逃しとなる場合が生じる。

このようなことを防ぐためには上記実施例にさらに次の
ような回路を付加する。すなわち、第７図に示すように
エラーフラグメモリ２０とセレクタ２１とを付加する。

エラーフラグメモリ２０はデータの書込み以前にすべて
１”にセットされており、データ取込み時には、フレー
ムアドレスカウンタ９の出力をメモリアドレスとしてフ
レーム毎に１回、エラーフラグを′０１にリセットする
。即ち、例えば第４図（ｅ）のワードカウンタクロック
のＴＷＣＫの各フレームの先頭のクロックをフラグ書込
みクロックとする。このような実施例によれば、データ
が取込まれたフレームはフラグ″０′″となり、データ
が更新されなかったフレームではフラグ１″となってい
るので、そのフレームのデータが前の古いデータである
か否かが判別でき、上述のような見逃しを防ぐことがで
きる。

なお、上記各実施例では回転ヘッド方式のｐｃＭオーデ
ィオ再生装置について述べたが、本発明は例えば固定ヘ
ッド方式の場合にも適用でき、またオーディオだけでな
くディジタルＶＴＲのような画像を対象とするものなど
に利用できるのは明らかである。

〔発明の効果〕

以上のように、本発明によれば、フレームアドレスの補
間手段を設け、アドレス信号にエラーが検出された場合
には、この補間手段の出力をメモリのアドレスとして採
用するとともに、最終アドレス信号が再生される付近に
所定の時間幅のウィンドパルスを設定し、最終アドレス
検出出力とのゲートをとってメモリへのデータ書込みク
ロックをストップさせるようにしたので、伝送路の状態
が悪く誤りが多い場合でも、データがメモリに書込まれ
ないことや、また正しくない信号が必要以上に書込まれ
ることがなくなり、データの誤り訂正の能力が十分に発
揮でき、高い信頼性をもつディジタル信号再生装置が得
られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるディジタル信号再生装
置におけるメモリアドレスコントロール回路のブロック
構成図、第２１！ｌはそのディジタル信号再生装置のブ
ロック構成図、第３図はディジタル信号再生装置の動作
を示すタイミング図、第４図及び第５図は第１図のメモ
リアドレスコントロール回路の動作を示すタイミング図
、第６図は第２図のディジタル信号再生装置によって再
生されるテープ上のトランクパターン図、第７図は本発
明の他の実施例におけるメモリアドレスコントロール回
路のブロック構成図、第８図は一般的なデータの１フレ
ームの構成図である。 図において、３はアドレスエラー検出回路、８はオアゲ
ート、９及び１０はアドレスカウンタ、１２は最終アド
レス検出回路、１３はウィンドパルス発生回路、１４は
オアゲート、１５及び１６はフリツプフロップ、１７は
ナントゲート、１８はオアゲート、４４は補正回路であ
る。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）その１フレームが少なくとも１個以上のディジタ
   ル情報信号、アドレス信号、及びアドレス信号のエラー
   を検出する符号から構成され、複数フレームを一群とし
   て断続的に前記データを受信し、前記ディジタル情報信
   号をメモリに書込み、信号処理を行なった後、前記メモ
   リから前記ディジタル情報信号を読出すディジタル信号
   再生装置において、 前記アドレス信号のエラーを検出するアドレスエラー検
   出手段と、 該アドレスエラー検出手段の出力に応じてアドレス信号
   の補間をする補間手段と、 前記複数のフレームからなる一群のデータのうちの最終
   フレームのアドレス信号を検出して検出信号を出力する
   最終フレームアドレス検出手段と、前記最終フレームが
   発生する付近に所定の時間幅のウィンドパルスを発生さ
   せるウィンドパルス発生手段と、 前記検出信号及びウィンドパルスを受けて不要なディジ
   タル情報信号の前記メモリへの書込みを禁止する書込み
   禁止手段とを備えたことを特徴とするディジタル信号再
   生装置。