JPS6040702B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS6040702B2 JPS6040702B2 JP51120769A JP12076976A JPS6040702B2 JP S6040702 B2 JPS6040702 B2 JP S6040702B2 JP 51120769 A JP51120769 A JP 51120769A JP 12076976 A JP12076976 A JP 12076976A JP S6040702 B2 JPS6040702 B2 JP S6040702B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- silicon nitride
- film
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路の製造方法に関し、特に好まし
くは微細加工技術を必要とする半導体集積回路の製造方
法に関するものである。
くは微細加工技術を必要とする半導体集積回路の製造方
法に関するものである。
一般に行なわれている選択酸化法は侍公昭５０−１３７
９に述べられているように、熱酸化のマスクとして窒化
桂素膜を活性領域に選択的に被覆し、引き続き熱酸化を
行なう。
９に述べられているように、熱酸化のマスクとして窒化
桂素膜を活性領域に選択的に被覆し、引き続き熱酸化を
行なう。
この酸化によって不活性領域に酸化膜を形成し、その後
活性領域上の窒化珪素膜を除去し、選択酸化を完成させ
る。しかしながら窒化樟素膜を選択的に熱リン酸でエッ
チング除去するために窒化珪素膜上に二酸化珪素膜を選
択的に形成することが必要となる。この二酸化珪素膜は
熱酸化あるいは気相成長法によって形成されるが熱酸化
で行なうと数百オングストロームの酸化膜を形成するの
に１０００ｑ０で８〜ｌｑ時間もの酸化を行なわなくて
はならない。また高温長時間の酸化によって半導体基板
中に歪が生じ素子の特性上好ましくない。他方気相成長
によって二酸化桂素膜を形成した場合、ピンホールを防
止するため約０．５ミクロン以上の濃厚を必要とする。
従って、この厚さの二酸化珪素膜を写真蝕刻法によって
選択的にエッチングを行なうとその膜厚さ分だけアンダ
ーカットが生じる。その結果例えば膜厚０．５ミクロン
の二酸化珪素膜を使用すると設計直に対して約１ミクロ
ン縮小されてしまい、微細パタンに対して極めて不利と
なる。本発明の目的は高精度パタンを有し、かつ製造工
程を簡略化した半導体集積回路装置の製造方法を提供す
ることにある。
活性領域上の窒化珪素膜を除去し、選択酸化を完成させ
る。しかしながら窒化樟素膜を選択的に熱リン酸でエッ
チング除去するために窒化珪素膜上に二酸化珪素膜を選
択的に形成することが必要となる。この二酸化珪素膜は
熱酸化あるいは気相成長法によって形成されるが熱酸化
で行なうと数百オングストロームの酸化膜を形成するの
に１０００ｑ０で８〜ｌｑ時間もの酸化を行なわなくて
はならない。また高温長時間の酸化によって半導体基板
中に歪が生じ素子の特性上好ましくない。他方気相成長
によって二酸化桂素膜を形成した場合、ピンホールを防
止するため約０．５ミクロン以上の濃厚を必要とする。
従って、この厚さの二酸化珪素膜を写真蝕刻法によって
選択的にエッチングを行なうとその膜厚さ分だけアンダ
ーカットが生じる。その結果例えば膜厚０．５ミクロン
の二酸化珪素膜を使用すると設計直に対して約１ミクロ
ン縮小されてしまい、微細パタンに対して極めて不利と
なる。本発明の目的は高精度パタンを有し、かつ製造工
程を簡略化した半導体集積回路装置の製造方法を提供す
ることにある。
本発明は−導電型半導体の主表面に窒化珪素膜を用いた
選択酸化法で設けた活性領域と不活性領域とを有する半
導体集積回路装置において、前記不活性領域上の窒化珪
素膜を通して該不活性領域にイオン注入する工程と該不
活性領域上の窒化蛙素膜をエッチング除去する工程と、
該イオン注入した不活性領域に二酸化桂素膜を形成する
工程とを含むことによって構成される。
選択酸化法で設けた活性領域と不活性領域とを有する半
導体集積回路装置において、前記不活性領域上の窒化珪
素膜を通して該不活性領域にイオン注入する工程と該不
活性領域上の窒化蛙素膜をエッチング除去する工程と、
該イオン注入した不活性領域に二酸化桂素膜を形成する
工程とを含むことによって構成される。
本発明はイオン注入によって生じる増速エッチングを利
用し、不活性領域上の窒化珪素膜をアンダーカットなし
で選択的にエッチングできるという原理に基づく。
用し、不活性領域上の窒化珪素膜をアンダーカットなし
で選択的にエッチングできるという原理に基づく。
本発明の一般的な効果としては窒化狂素膜や二酸化桂秦
膜の気相成長などの工程が省略でき、製造工程が簡略化
できることがあげられる。
膜の気相成長などの工程が省略でき、製造工程が簡略化
できることがあげられる。
ざらに窒化膜酸化に伴なう歪の発生が減少でき、素子特
性の向上が計れ、また他方二酸化珪素膜の気相成長を使
用することによる微細加工の制限などが除くことができ
る。即ち高精度の微細パタンを有する高信頼性の素子を
形成できる効果がある。次に図面を用いて本発明の実施
例を説明する。第１図は本発明の第一の実施例の主たる
工程における断面図であり、ｎチャンネルシリコンゲー
ト型トランジスタの製造に本発明を適用したものである
。初めに第１図Ａに示すようにＰ型半導体基板１０１上
に二酸化桂秦膜１０２を１００ぴ０で約１０００Ａ成長
させ、引き銃き窒化珪素膜１０３を１０００△程度形成
する。その後第１図Ｂに示すように写真蝕刻法によりフ
オトレジスト１０４を選択的に被覆し、引き続きボロン
を５皿ｅＶで１×１び５肌‐２の条件下でイオン注入す
る。このイオン注入はいわゆるチャンネルストッパー１
０５（第１図Ｃ）形成のための不純物導入と、後の窒化
珪素膜の増速エッチングの効果を果す。その後第１図Ｃ
に示すようにフッ酸水溶液中で不活性領域上の窒化桂素
膜１０３をエッチング除去する。このときイオン注入さ
れた不活性領域の窒化珪素膜１０３はイオン注入されて
いない活性領域上の窒化珪素膜１０６より、そのエッチ
ング速度が約３倍程度早いため横方向へのエッチング、
すなわちアンダーカットなしで選択的にエッチングでき
る。
性の向上が計れ、また他方二酸化珪素膜の気相成長を使
用することによる微細加工の制限などが除くことができ
る。即ち高精度の微細パタンを有する高信頼性の素子を
形成できる効果がある。次に図面を用いて本発明の実施
例を説明する。第１図は本発明の第一の実施例の主たる
工程における断面図であり、ｎチャンネルシリコンゲー
ト型トランジスタの製造に本発明を適用したものである
。初めに第１図Ａに示すようにＰ型半導体基板１０１上
に二酸化桂秦膜１０２を１００ぴ０で約１０００Ａ成長
させ、引き銃き窒化珪素膜１０３を１０００△程度形成
する。その後第１図Ｂに示すように写真蝕刻法によりフ
オトレジスト１０４を選択的に被覆し、引き続きボロン
を５皿ｅＶで１×１び５肌‐２の条件下でイオン注入す
る。このイオン注入はいわゆるチャンネルストッパー１
０５（第１図Ｃ）形成のための不純物導入と、後の窒化
珪素膜の増速エッチングの効果を果す。その後第１図Ｃ
に示すようにフッ酸水溶液中で不活性領域上の窒化桂素
膜１０３をエッチング除去する。このときイオン注入さ
れた不活性領域の窒化珪素膜１０３はイオン注入されて
いない活性領域上の窒化珪素膜１０６より、そのエッチ
ング速度が約３倍程度早いため横方向へのエッチング、
すなわちアンダーカットなしで選択的にエッチングでき
る。
その後はフオトレジストジスト１０４を除去した後第１
図Ｄのように通常に行なわれている電界効果型トランジ
スタの製法に基づき選択的酸化によって１００ぴ○で約
１ミクロンの二酸化桂膿１０７を形成する。この酸化に
よって形成される活性領域上の二酸化珪素膜１０８およ
び窒化珪素膜１０６と二酸化珪素膜１０２とを順次エッ
チング除去する。その後は第１図Ｅの如くゲィト酸化膜
１０９及び多結晶珪素１１０を形成した後ソース１１１
、及びドレィン１１２、を形成し引き続き所定の開孔を
施し、アルミニウム配線１１３，１１４，１１５を行な
って完成する。第２図は本発明の第２の実施例を説明す
るための図であり本発明をバィポーラ型トランジスタに
適用したものである。
図Ｄのように通常に行なわれている電界効果型トランジ
スタの製法に基づき選択的酸化によって１００ぴ○で約
１ミクロンの二酸化桂膿１０７を形成する。この酸化に
よって形成される活性領域上の二酸化珪素膜１０８およ
び窒化珪素膜１０６と二酸化珪素膜１０２とを順次エッ
チング除去する。その後は第１図Ｅの如くゲィト酸化膜
１０９及び多結晶珪素１１０を形成した後ソース１１１
、及びドレィン１１２、を形成し引き続き所定の開孔を
施し、アルミニウム配線１１３，１１４，１１５を行な
って完成する。第２図は本発明の第２の実施例を説明す
るための図であり本発明をバィポーラ型トランジスタに
適用したものである。
まず第２図Ａに示すようにＰ型半導体基板２０１上にｎ
型半導体２０２をェピタキシャル成長させその表面に１
００び○の熱酸化によって約１０００Ａの二酸化珪素膜
２０３を形成し、引き競き窒化桂素膜２０４を約１００
０Ａ成長させる。
型半導体２０２をェピタキシャル成長させその表面に１
００び○の熱酸化によって約１０００Ａの二酸化珪素膜
２０３を形成し、引き競き窒化桂素膜２０４を約１００
０Ａ成長させる。
その後第２図Ｂに示すようにフォトレジスト２０５，２
０６，２０７、を選択的に被覆し、ボロンをイオン注入
する。このイオン注入は第１の実施例と同様に２０皿ｅ
Ｖでｌｘｌび５瓜‐２の濃度を注入し素子間分離のため
の不純物導入と窒化珪素膜の増速エッチングに利用する
。第２図Ｃはイオン注入によってＰ＋拡散層２０８が形
成されている図を示している。なおＰ＋拡散層２０８上
の二酸化珪素膜２０９及び窒化珪素膜２１０はイオン注
入によってエッチングされ易い性質となってる。次に第
２図Ｄに示すように不活性領域上の二酸化珪素膜２０９
及び窒化珪素膜２１０をフツ酸水溶液中でエッチング除
去する。
０６，２０７、を選択的に被覆し、ボロンをイオン注入
する。このイオン注入は第１の実施例と同様に２０皿ｅ
Ｖでｌｘｌび５瓜‐２の濃度を注入し素子間分離のため
の不純物導入と窒化珪素膜の増速エッチングに利用する
。第２図Ｃはイオン注入によってＰ＋拡散層２０８が形
成されている図を示している。なおＰ＋拡散層２０８上
の二酸化珪素膜２０９及び窒化珪素膜２１０はイオン注
入によってエッチングされ易い性質となってる。次に第
２図Ｄに示すように不活性領域上の二酸化珪素膜２０９
及び窒化珪素膜２１０をフツ酸水溶液中でエッチング除
去する。
このとき上述の二酸化珪素膜２０９と窒化珪素膜２１０
はフオトレジスト２０５，２０６，２０７下にある二酸
化桂素膜及び窒化珪素膜より約３倍エッチング速度が早
いため横方向へのエッチングがほとんど無視できる程度
しか行なわれない。
はフオトレジスト２０５，２０６，２０７下にある二酸
化桂素膜及び窒化珪素膜より約３倍エッチング速度が早
いため横方向へのエッチングがほとんど無視できる程度
しか行なわれない。
その後フオトレジスト２０５，２０６，２０７を除去し
たのち、１００ぴ○約５時間酸化を行なってＰ十拡散層
２０８を基板２０１に到達するまで押し込むのと同時に
その上に約１ミクロンの酸化膜２１１を形成し、素子間
の絶縁分離を完成する。こうして形成されたェピタキシ
ャル層内の分離領域２０２′内に第２図Ｅに示すように
通常のバィポーラ型ランジスタの製法に基づきトランジ
スタ素子を形成する。すなわち二酸化珪素膜２０３、及
び窒化桂素膜２０４を除去した後Ｐ型ベース領域２１２
コレクコンタクト用ｎ＋領域２１３、ｎ＋型ェミッタ領
域２１４を形成し、最後にこれら領域に接続する配線２
１５，２１６，２１７を形成して完成する。第一及び第
二の実施によって得られる効果は先に一般的な効果とし
て述べたように製造工程が簡略化できたことがあげられ
る。
たのち、１００ぴ○約５時間酸化を行なってＰ十拡散層
２０８を基板２０１に到達するまで押し込むのと同時に
その上に約１ミクロンの酸化膜２１１を形成し、素子間
の絶縁分離を完成する。こうして形成されたェピタキシ
ャル層内の分離領域２０２′内に第２図Ｅに示すように
通常のバィポーラ型ランジスタの製法に基づきトランジ
スタ素子を形成する。すなわち二酸化珪素膜２０３、及
び窒化桂素膜２０４を除去した後Ｐ型ベース領域２１２
コレクコンタクト用ｎ＋領域２１３、ｎ＋型ェミッタ領
域２１４を形成し、最後にこれら領域に接続する配線２
１５，２１６，２１７を形成して完成する。第一及び第
二の実施によって得られる効果は先に一般的な効果とし
て述べたように製造工程が簡略化できたことがあげられ
る。
すなわち従来の方法に比べ窒化膜酸化、あるいは酸化膜
気相成長などの工程が不要となり歩蟹りが向上する。ま
た素子特性上も半導体中の歪が減少することによってＩ
Ｊーク電流や少なく信頼性も高くなる。さらにまた従来
は窒化珪素膜のパタンを形成するために、二酸化珪素膜
を媒介としていたが本発明によってフオトレジストから
直接パタンが形成でき、しかも二酸化珪素膜及び窒化珪
素膜を残留せしめる領城とエッチング除去する領域とで
そのエッチング速度が異なるため、横方向へのエッチン
グが無視でき、従って高精度の微細加工が可能となった
。なお第１の実施例においてはＰ型桂素板を用いたがｎ
型珪素基板を用いてＰチャンネル型電界効果トランジス
タ的に使用してもよいし、また第二の実施例をＰ岬型バ
ィポーラトランジスタやダイオード、抵抗素子等の形成
に使用してもよい。またイオン注入によって増速エッチ
ングされる二酸化桂素膜及び窒化蛙素膜をエッチングす
る際、フオトレジストを除去した後にエッチングを行な
っても同様の効果がある。
気相成長などの工程が不要となり歩蟹りが向上する。ま
た素子特性上も半導体中の歪が減少することによってＩ
Ｊーク電流や少なく信頼性も高くなる。さらにまた従来
は窒化珪素膜のパタンを形成するために、二酸化珪素膜
を媒介としていたが本発明によってフオトレジストから
直接パタンが形成でき、しかも二酸化珪素膜及び窒化珪
素膜を残留せしめる領城とエッチング除去する領域とで
そのエッチング速度が異なるため、横方向へのエッチン
グが無視でき、従って高精度の微細加工が可能となった
。なお第１の実施例においてはＰ型桂素板を用いたがｎ
型珪素基板を用いてＰチャンネル型電界効果トランジス
タ的に使用してもよいし、また第二の実施例をＰ岬型バ
ィポーラトランジスタやダイオード、抵抗素子等の形成
に使用してもよい。またイオン注入によって増速エッチ
ングされる二酸化桂素膜及び窒化蛙素膜をエッチングす
る際、フオトレジストを除去した後にエッチングを行な
っても同様の効果がある。
【図面の簡単な説明】
第１図ＡないしＥは本発明の第一の実施例によつてシリ
コンゲート型ＭＯＳ集積回路を製造する方法の主要工程
の断面図、第２図ＡないしＥは本発明の第二の実施例に
よってバィポーラ型集積回路を製造する方法の主要工程
の断面図である。 図中、１０１，２０１は珪素基板、１０２，１０７，１
０８，１０９，２０３，２１ １は二酸化珪素膜、１０
３，２０４の窒化珪素膜、１０４，２０５，２０６，２
０７はフオトレジスト、１１３，１１４，１１５，２１
５，２１６，２１７はアルミニウム膜、１１１，１１２
，１０５，２０８，２１２，２１３，２１４は不純物拡
散層である。髪１図 黍２図
コンゲート型ＭＯＳ集積回路を製造する方法の主要工程
の断面図、第２図ＡないしＥは本発明の第二の実施例に
よってバィポーラ型集積回路を製造する方法の主要工程
の断面図である。 図中、１０１，２０１は珪素基板、１０２，１０７，１
０８，１０９，２０３，２１ １は二酸化珪素膜、１０
３，２０４の窒化珪素膜、１０４，２０５，２０６，２
０７はフオトレジスト、１１３，１１４，１１５，２１
５，２１６，２１７はアルミニウム膜、１１１，１１２
，１０５，２０８，２１２，２１３，２１４は不純物拡
散層である。髪１図 黍２図
Claims (1)
- １ −導電型半導体の主表面に窒化硅素膜を用いた選択
酸化法で活性領域と不活性領域とを設ける工程を有する
半導体集積回路装置の製造方法において、前記不活性領
域上の窒化硅素膜を通して前記不活性領域にイオン注入
する工程と、前記不活性領域上の窒化硅素膜をエツチン
グ除去する工程と、該イオン注入した不活性領域に二酸
化硅素膜を形成する工程とを含むことを特徴とする半導
体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51120769A JPS6040702B2 (ja) | 1976-10-07 | 1976-10-07 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51120769A JPS6040702B2 (ja) | 1976-10-07 | 1976-10-07 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5345974A JPS5345974A (en) | 1978-04-25 |
| JPS6040702B2 true JPS6040702B2 (ja) | 1985-09-12 |
Family
ID=14794535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51120769A Expired JPS6040702B2 (ja) | 1976-10-07 | 1976-10-07 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040702B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856491A (zh) * | 2011-06-29 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 形成底部电极和相变电阻的方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197832A (en) * | 1981-05-29 | 1982-12-04 | Nec Corp | Manufacture of semiconductor device |
| JPS6074640A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置の製造方法 |
| US4741964A (en) * | 1986-07-17 | 1988-05-03 | International Business Machines Corporation | Structure containing hydrogenated amorphous silicon and process |
| JP2576513B2 (ja) * | 1987-07-03 | 1997-01-29 | ソニー株式会社 | バイポ−ラトランジスタの製造方法 |
| JPH01122887A (ja) * | 1987-11-06 | 1989-05-16 | Takenaka Komuten Co Ltd | 複合ビルディング |
| US4956314A (en) * | 1989-05-30 | 1990-09-11 | Motorola, Inc. | Differential etching of silicon nitride |
-
1976
- 1976-10-07 JP JP51120769A patent/JPS6040702B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856491A (zh) * | 2011-06-29 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 形成底部电极和相变电阻的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5345974A (en) | 1978-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573961A (en) | Method of making a body contact for a MOSFET device fabricated in an SOI layer | |
| JPH09181316A (ja) | 逆側壁を用いた陥没チャネルｍｏｓｆｅｔの製造方法 | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPH09289323A (ja) | 半導体装置の製造方法 | |
| JPS6231507B2 (ja) | ||
| JPH03191529A (ja) | 半導体装置の製造方法 | |
| JPH0366815B2 (ja) | ||
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPS63122156A (ja) | 半導体集積回路の製造方法 | |
| JP2517380B2 (ja) | 半導体集積回路の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPS6011463B2 (ja) | 半導体装置の製造方法 | |
| JP3241363B2 (ja) | ＢｉＣＭＯＳ集積回路装置の製造方法 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JPH04216651A (ja) | 半導体装置の製造方法 | |
| JPH0235465B2 (ja) | ||
| JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
| JPS5834951B2 (ja) | 半導体装置の製造方法 | |
| JPH0766214A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS58175843A (ja) | 半導体集積回路の製造方法 | |
| JPS6250973B2 (ja) | ||
| JPH0480927A (ja) | 半導体装置の製造方法 | |
| JPS61204972A (ja) | Ｍｉｓトランジスタ−の製造方法 | |
| JPH0485871A (ja) | 相補型ｍｏｓ半導体装置の製造方法 |