JPS6250973B2

JPS6250973B2 -

Info

Publication number: JPS6250973B2
Application number: JP54085271A
Authority: JP
Inventors: Juichi Hirofuji
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1979-07-05
Filing date: 1979-07-05
Publication date: 1987-10-28
Also published as: JPS5610923A

Description

【発明の詳細な説明】本発明は、半導体装置の製造方法に関し、選択
的にイオン注入を行う場合に、特にマスク合せ工
程において位置合せの基準となる膜を設け、イオ
ン注入された部分と他の部分との境界を明確にし
て、マスク合せ精度を向上させること、およびイ
オン注入の均一性を向上させること、これにより
半導体装置の製造工程における歩留を向上させる
ことおよび半導体装置の高密度化を計ることを目
的とする。

半導体基板（以下ウエハと称す）にイオン注入
を行う場合、ウエハ主表面の汚染やイオンビーム
のチヤンネリングの影響を軽減するための保護膜
としてウエハ主表面に通常1000Å程度またはそれ
より薄い酸化膜を設け、この酸化膜を通してイオ
ン注入を行う方法が一般的である。またイオン注
入を選択的に行うためのマスクとして、Alや感
光性樹脂（以下ホトレジストと称す）等が用いら
れる。以上のように、選択的にイオン注入を行う
ためには、ウエハ主表面に薄い酸化膜と、イオン
注入のマスクとなる材料の少なくとも２層構造を
形成する必要がある。この最も簡単な手段を第１
図を用いて説明する。第１図において１１はSi半
導体ウエハ、１２は1000Å程度より薄い酸化膜、
１３はイオン注入のマスクとなる材料でここでは
ホトレジストとしておく。ホトレジスト１３には
ホトエツチングによりパターンが形成されてい
る。この構造を用いてイオン注入を行つた場合イ
オン注入後の、最初の工程としてホトレジスト１
３を除去してしまえば、酸化膜１２にはホトレジ
スト１３のパターンが残つていないので、イオン
注入された領域と他の領域の区別をすることがで
きなくなる。そこで、イオン注入後の最初の工程
として、ホトレジスト１３をマスクとして酸化膜
１２をエツチングし、その後にホトレジスト１３
を除去すれば、酸化膜１２にはホトレジスト１３
に形成されていたと同一のパターンを残すことが
できる。この方法により酸化膜１２に残されたパ
ターンは、イオン注入された領域と他の領域との
境界における段差すなわち酸化膜１２の厚さ1000
Å程度のみによつて識別することができる。しか
しながら、後のホトエツチング工程において、こ
の1000Å程度の段差によつて形成されたパターン
を基準としてマスク合せを行う場合には、段差が
小さいために基準のパターンを明確に識別するこ
とが難かしく、マスク合せの精度が低下する。そ
してこのことは、半導体集積回路等半導体装置の
高密度化、微細化が進むにつれて、歩留を低下さ
せる。

そこで従来は、ウエハの主表面に予め厚い酸化
膜を形成し、その上にホトレジストパターンを設
け、ホトレジストをマスクとして厚い酸化膜の一
部を残してエツチングする方法が用いられてい
る。第２図をもつて説明すれば、例えばシリコン
ウエハ２１の主表面に2000Å程度より厚い酸化膜
２２を設け、さらにその上に、ホトレジスト２３
を塗布してホトエツチングにより開孔部２３ａを
形成する（第２図Ａ）。次にホトレジスト２３を
マスクとして、開孔部２３ａの部分の酸化膜２２
をエツチングする。この時に開孔部２３ａの部分
の酸化膜２２を必要なだけ残つた状態でエツチン
グを止めれば、酸化膜２２に大きな段差を形成す
ることが可能である（第２図Ｂ）。しかしながら
この方法によれば、酸化膜２２のエツチング工程
において、ウエハ全体で酸化膜２２のエツチング
量を均一にすることおよび、開孔部２３ａの部分
に残す酸化膜の厚さを精度良く制御することが困
難である。例えば、スパツタエツチング装置を用
いて厚い酸化膜２２をエツチングした場合、ウエ
ハの中においてエツチング量の不均一は200Å程
度よりも大きいので、上記開孔部２３ａに残す酸
化膜の厚さの不均一も200Å程度より大きくな
る。それゆえ、この上から行うウエハの中におけ
るイオン注入の不均一が大きくなり、半導体装置
の製造工程における歩留りが低下する。

さらに、後続の工程において酸化膜２２の厚い
部分と薄い部分の両方に開孔を設ける場合、弗化
水素酸と弗化アンモニウムとの混合液を用いて両
方同時にエツチングすると、薄い酸化膜と厚い酸
化膜のエツチング時間の差が大きい。従つて１回
のホトエツチングで同時に開孔を形成すると、薄
に酸化膜がまずエツチングされた後、厚い酸化膜
がエツチングされるまでの間、薄い酸化膜は横方
向にエツチングが進行する。これゆえ、薄い酸化
膜に精度良く開孔することは難かしい。さらに、
上述のように、薄い酸化膜の厚さの不均一が大き
いと、横方向のエツチング量も不均一が大きくな
つて、ウエハ内における開孔寸法にも大きな不均
一を生じるとともに寸法精度も低下する。

本発明はこのような欠点を除去するために、ウ
エハの主表面に各々選択エツチングの可能な、上
記ウエハのイオン注入される領域の表面保護膜
と、位置合せの基準となるシリコン膜と、イオン
注入のマスクとなる感光性樹脂膜とを積層し、ホ
トエツチング工程により上記感光性樹脂膜に開孔
を設ける。次に上記感光性樹脂膜をマスクとし、
上記保護膜をエツチングストツパとして、上記シ
リコン膜に開孔を形成し、この開孔部内の上記保
護膜を通してイオン注入を行う。次に、上記感光
性樹脂を除去して、上記シリコン膜を全部酸化
し、酸化されて厚くなつたシリコン膜を基準とし
てマスク合せを行うことを特徴とする半導体装置
の製造方法である。

本発明の一実施例として、上記保護膜として二
酸化シリコンを用いて、シリコンウエハに硼素の
イオン注入を行つてバイポーラトランジスタを製
造する方法について第３図を用いて説明する。

第３図において、コレクタとなるｎ型シリコン
ウエハ３１を熱酸化して、ウエハ３１の表面に約
400Åの酸化膜３２を設ける。そしてウエハ３１
の主表面の酸化膜３２の表面に、気相成長法や蒸
着法等によつて多結晶もしくは非晶質のシリコン
３３を約700Å形成する。ここでは３３は多結晶
シリコンとする。さらにこの表面にホトレジスト
３４を塗布し、ホトエツチングによつてたとえば
トランジスタのベース領域に相当する開孔部３４
ａを設け、ホトレジストパターンを形成する（第
３図Ａ）。そしてこのホトレジスト３４をマスク
として、例えばCF₄ガスによるプラズマエツチン
グ法により、上記多結晶シリコン３３をエツチン
グする。この場合、多結晶シリコン３３の膜厚は
700Å程度と薄いので、エツチングによる横方向
への広がりは小さく、レジストパターン３４との
一致性は良い。また、CF₄ガスを用いたプラズマ
エツチングにおいて、多結晶シリコン３３と熱酸
化膜３２のエツチング速度の比は10倍以上である
ので、多結晶シリコン３３のエツチングは容易に
下の酸化膜のみを残して停止できる（第３図
Ｂ）。

しかる後にベースを形成する不純物として、硼
素のイオン注入を行えば、ホトレジスト３４はイ
オン注入のマスクとなり、ベースとなる領域は、
約400Åの酸化膜を通してイオン注入されること
になる。イオン注入の後にはホトレジスト３４を
除去して、例えば1000℃で窒素雰囲気中で約20分
の熱処理を行つた後、1000℃水蒸気雰囲気中で熱
処理すれば、多結晶シリコン３３は約15分で完全
に酸化され、体積が膨張して約1300Åの酸化膜３
３′となりベース領域の境界に段差ができる。ま
たこの時イオン注入されたベース領域となるｐ型
領域３５の表面も酸化が進行して、酸化膜３２の
厚さは約1000Åに達し酸化膜３２′となる（第３
図Ｃ）。この工程において、多結晶シリコン３３
に予め燐等の不純物を適量ドーピングすれば、多
結晶シリコンの酸化速度が速くなつて、ベース領
域上の酸化膜３２′の成長をもつと小さくするこ
とができる。または、酸化方法として、プラズマ
酸化等の低温酸化法を用いれば、さらにベース領
域に注入された硼素の拡散を小さくすることもで
きる。

次に、この表面にさらにホトレジスト３６を塗
布し、ホトエツチングにより、エミツタ領域およ
びコレクタ電極を取り出すための高不純物濃度領
域を形成するための開孔部３６ａおよび３６ｂを
形成する（第３図Ｄ）。この工程でマスク合せを
行うにあたつて、前工程で形成された、ベース領
域３５の境界の酸化膜の段差によつて、ベース領
域３５の輪郭が明瞭であるために、ベース領域３
５の中の所定の位置に、正確にエミツタ領域用の
開孔を形成できる。そしてこのホトレジスト３６
をマスクとして酸化膜３３′および３２をエツチ
ングする（第３図Ｄ）。このときコレクタ電極を
取り出すための高不純物濃度領域を形成するため
の開孔部３６ｂの内部は、多結晶シリコンがすで
に酸化されて酸化膜３３′となつているため、弗
化水素酸と、弗化アンモニウムの混合液のみで開
孔を設けることができる。次にホトレジスト３６
を除去して、燐シリケートガラス３７を堆積し、
熱処理を施すことによつてエミツタ領域３８ａお
よびコレクタ電極を取り出すためのコレクタ用高
不純物濃度領域３８ｂを形成すれば、ｎ―ｐ―ｎ
構造のバイポーラトランジスタが得られる（第３
図Ｅ）。

以上のように本発明によれば、第３図において
上記多結晶シリコン３３のエツチング工程で、多
結晶シリコン３３の下に酸化膜３２が存在するこ
とにより、多結晶シリコン３３を、酸化膜３２の
みを残してエツチングすることは容易である。こ
の結果イオン注入される領域にはウエハ全面に渡
つて均一な厚さの酸化膜３２を残すことができる
ので、イオン注入もウエハ全面に渡つて均一性良
く行うことができる。また多結晶シリコン３３膜
は薄いので、エツチング工程で横方向へのエツチ
ングが小さく多結晶シリコンに形成されるパター
ンは、イオン注入される領域と良く一致する。さ
らにこの多結晶シリコン膜を酸化すれば約1300Å
の厚さの二酸化シリコンとなつて、イオン注入さ
れた領域の境界に段差を作るので、後のホトエツ
チング工程におけるマスク合せの時にイオン注入
された領域の境界を明瞭に認識することができる
ため、マスク合せ精度が向上する。また、イオン
注入後の酸化等の熱処理工程において、位置合せ
の基準となる膜が設けられていることから、上記
保護膜を残しておくことができる。すなわち、上
記保護膜は熱処理工程におけるイオン注入された
領域の表面保護膜としても使用でき、ウエハ表面
を汚染等から守る。以上により、半導体装置の製
造工程における歩留りが向上する。

また、マスク合せ精度が良くなることから、マ
スク合せの余裕を小さくすることができるので、
より高密度な半導体装置を実現できる。さらに、
上記多結晶シリコン３３の厚さおよび不純物濃度
を選ぶことによつて、フイールド領域の酸化膜を
厚くすることができるので、寄生MOS効果や浮
遊容量を小さくすることができる。バイポーラ集
積回路の場合について第４図を用いて説明する。

第４図において、４１はｐ型シリコンウエハ、
４２はｎ型エピタキシヤル層で、この場合npn型
トランジスタのコレクタ領域となる。４１′はｐ
型の分離領域、４３はn⁺埋込み層、４４はｐ型
ベース領域、４５はｎ型エミツタ領域、４６は酸
化膜、４７は配線に用いられている金属膜であ
る。例えば、このトランジスタをエミツタ接地動
作させる場合、コレクタ電位、エミツタ電位に対
して正電位となる。この時、エミツタ電極に接続
されている金属が、コレクタ領域の上方に存在す
る部分ａにおいて、酸化膜４６には強い電界が生
じる。この電界はコレクタに対して、金属膜４７
が負になるため、コレクタ領域の表面４２ａは、
他のコレクタ領域に対して電位が下がる。酸化膜
中の電界強度が大きくなると、コレクタ領域の表
面４２ａはｐ型に反転してしまう。すると、ベー
ス領域４４と分離領域４１′の間にｐ型のチヤン
ネルが形成されたことになり、ベースからウエハ
に電流が流れてしまう。この現象を寄生MOS効
果という。本発明によれば、コレクタ上の酸化膜
を厚くすることができるので、上記金属膜とコレ
クタ領域との間に生ずる電界強度が小さくなつて
寄生MOS効果を防止できる。

また、第４図において、金属膜４７はウエハ表
面で例えばコレクタ領域や分離領域との間で不必
要な静電容量を形成し、高速高周波動作する時に
障害となる。本発明によれば、いわゆるフイール
ド領域において、酸化膜を厚くすることができる
ので、このような不必要な静電容量の形成を減少
させることができて半導体装置の高速高周波特性
の改善にも役立つ。しかも、エピタキシアル成長
工程の後に、本発明を適用すれば、エピタキシア
ル成長層が、酸化によつて減少することなしに、
フイールド部に厚い酸化膜を形成できる。

さらに、上記多結晶シリコン３３を酸化する方
法として、プラズマ酸化法や陽極酸化法等の低温
酸化法を用いれば、ベース領域にイオン注入され
た不純物の拡散が少ないので、不純物濃度のプロ
フアイルの制御が容易になる。

また、本発明において、上記保護膜として窒化
シリコンを、上記半導体膜としてシリコンを用
い、このシリコン膜の厚さを1500Å程度の厚さに
しておけば、エミツタおよびコレクタコンタクト
拡散窓を形成するホトエツチング工程における露
光時に、エミツタ拡散窓の形成される部分のホト
レジスト表面と、ホトマスクとの距離は1500Å程
度かそれよりも小さいので、ホトマスクのパター
ン端部からの光のまわりこみが少なく、エミツタ
拡散窓の寸法精度を高くできる。さらに後でこの
シリコンを酸化すれば、膜厚は約２倍に増加して
3000Åの二酸化シリコンとなつて、寄生MOS効
果を防止できる。この酸化工程において、ベース
領域上には窒化シリコン膜が存在するため、ベー
ス領域上は酸化されない。従つてベース領域の硼
素が酸化膜に吸収されて、ベース領域の表面不純
物濃度が低下し、不純物濃度プロフアイルが大き
く変化することや、ベースコンタクト抵抗が高く
なることを防止できる。

上述のように、本発明によれば、薄い保護膜を
通してイオン注入を行うことにより、イオン注入
される領域の表面を汚染することを防止できる。
さらに、特に位置合せの基準となる膜を設けるこ
とによつてイオン注入された領域を正確に認識で
きることから、マスク合せ精度が向上する。また
位置合せの基準となる膜を設けることによつて、
上記保護膜をイオン注入された領域の表面に残し
ておくことができる。従つて、イオン注入後に熱
処理を行う場合、イオン注入された領域の表面を
直接熱処理雰囲気に曝すことなく熱処理を行うこ
とができる。以上より、本発明は半導体装置の製
造工程における歩留を良くする。

一方マスク合せ精度が向上することは、マスク
合せ余裕を小さくできることであることから、半
導体集積回路において、素子寸法の縮少化ならび
に、高密度化が可能となる。

【図面の簡単な説明】

第１図は従来のイオン注入法における半導体基
板の断面図、第２図Ａ，Ｂは従来のイオン注入法
の他の方法を示す工程断面図、第３図Ａ〜Ｅは本
発明の第１の実施例におけるバイポーラトランジ
スタを製造する工程を示す断面図、第４図はバイ
ポーラトランジスタの断面図である。３１…半導体基板、３２，３２′，３３′…酸化
膜、３３…多結晶シリコン、３４…イオン注入の
マスクとなるホトレジスト、３５…ベース領域、
３６…フオトレジスト、３８ａ，３８ｂ…エミツ
タ，コレクタコンタクト領域。

Claims

【特許請求の範囲】１半導体基板の主表面に、各々選択エツチング
の可能な、上記基板のイオン注入される領域の表
面の保護膜と、位置合せの基準となる多結晶又は
非晶質のシリコン膜と、イオン注入のマスクとな
る感光性樹脂膜とを積層する工程、上記保護膜を
エツチングストツパとして上記感光性樹脂膜およ
び上記シリコン膜に開孔を形成する工程、上記開
孔部内の上記保護膜を通して上記半導体基板にイ
オン注入する工程、上記感光性樹脂を除去する工
程、上記シリコン膜を酸化する工程、上記酸化さ
れたシリコン膜を基準としてマスク合せをする工
程を含むことを特徴とする半導体装置の製造方
法。２保護膜が二酸化シリコンより成ることを特徴
とする特許請求の範囲第１項に記載の半導体装置
の製造方法。３保護膜が窒化シリコンより成ることを特徴と
する特許請求の範囲第１項記載の半導体装置の製
造方法。