JPS6041261A - 半導体パワ−部品及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体パワ一部品及びその製造方法に関するも
のである。

増幅乃至はスイッチングに使用するパワー半導体は高電
流を流すことが可能なものでなければな６− らない。このことは、部品の構造（半導体物質内の電流
密度は許容値に制限されねばならない）及び異なった半
導体領域へのコンタクトの形成方法（特に、これらのコ
ンタクトに基ずく電圧降下を最小値に減少させねばなら
ない）の両方に関して特別の問題を提起する。

これら２つの条件は通常パワー半導体において相反する
ものであり、実際上、この様な半導体においては、基板
の表面内に拡散される電極の幅（即ち、プレーナ型の半
導体の場合にはエミッタ）は比較的小さくなければなら
ない。何故ならば、拡散領域の端部のみが電流を導通さ
せるからである。接合における局所的電流密度を制限す
る為に、この様な部品を所謂″櫛型″構造とし、即ち、
エミッタの一体性を保持しつつ分枝構造としてその周辺
部の長さを増加させる。このエミッタの１箇所以上の点
にコンタクトを形成する。

分枝したエミッタを介しての単一の接続である為に、種
々の分校部分に沿っての電圧降下によって分枝部分の最
も遠い端部への電流の供給は劣悪７− である。その結果、コンタクトに近接して位置したエミ
ッタの領域とそこから離隔した領域との間の電流密度は
極めて不均一である。この一様性の欠如は、半導体の定
格パワーを増加するに従い急速に増加する。定格パワー
を増加する為には、部品の寸法を増加すると共に部品の
増加した面積をカバーする為に一層複雑な櫛型パターン
とすることが必要である。従って、パターンの複雑性及
び大きな電圧降下によって、この様な分枝状エミッタ構
造のパワー性能に上限が課されることとなる。

この様な欠点を緩和させる為に、分枝状構造とする代り
にエミッタを分割することの提案がなされている。この
様な半導体構造（多細胞構造として知られている）にお
いては、Ｐ乃至はＮ型の基板の表面に複数個のＮ乃至は
Ｐ型の領域を拡散させて、前記表面上に、複数個の拡散
領域及び基板がＮ及びＰ型セルを交互につぎはぎ状に配
列させた様に現れる領域を有する整然としたパターンを
与えている。各々の導電型のセルの全ては互いに接続さ
れると共に、本部品の端子の一方を構成す８− る共通導電体に接続されている。

このタイプの半導体は分枝状エミッタ半導体よりも良い
性能を与えるものであり、このことは最大許容電圧、利
得、遮断周波数、及びセルにおける電流密度に関して言
えるばかりか、スイッチオンにおける電流Ｘ電圧の積に
関しても言えることである。

一方、コンタクトを形成する場合には困難性がある。何
故ならば、同一のタイプの全てのセルを相互接続するこ
とが必要であり（前述した如く、電極は一体的ではない
ので）且つ接続体は１組では無く２組（エミッタに対し
て１組、ベースに対して１組）設けることが必要である
。

このことに対する１提案は、セルに隣接して基板上に２
個の導体を設け、これらのセルを導体に沿い且つそれか
ら離隔させて島状部の形態で配列させるものであった。

各島状部は導体ブリッジによって対応する共通導体に接
続されている。

種々のセルを並列に配設することによって、この構造は
所望の電圧、周波数特性等を得ることを９− 可能とするものであるが、」二記した分枝状エミッタ構
造に関する欠点を有するものであって、電流分布が良く
なく、特に最も遠いセルに対してこのことが言える。

更に、基板表面積の多くがセルの全長に沿って延在せね
ばならない２本の共通導体によって占有される（導体の
長さを増加することは電圧降下を減少さるということと
矛盾する）。寸法が途方もない大きさとなり遮断周波数
が制限されること無しに、高集積度部品を製造したりセ
ル数を増加（従って、パワーを増加）させることは不可
能である。

本発明は以上の点に鑑み成されたものであって、上述し
た如き従来技術の欠点を解消し、改良した半導体パワ一
部品及びその製造方法を提供することを目的とする。即
ち、本発明は各々の導電型のセルが表面積のロスを可及
的に小さくして相互接続され、且つ電流が回路内の全セ
ルに対し完全に一様に分布している多セル型半導体構成
体を提供することを目的とする。この様な目的を達成す
る＝１０− 為に、本発明の半導体パワ一部品においては、第１共通
導体を構成する下部導電層が設けられており、前記第１
共通導体は基板表面を被覆すると共に前記下部導電層を
Ｎ乃至はＰの第１導電型のセルに接続するブリッジを除
いて前記基板から離隔されており、前記下部導電層を被
覆すると共にそれから絶縁されている第２共通導体を構
成する上部導電層が設けられており、前記上部導電層は
第２導電型であり反対導電型のＰ乃至はＮの各セルに前
記第２導電型の各々の上を前記下部導電層を介して延在
する導電性ブリッジによって接続されており、前記下部
導電層は前記導電性ブリッジから離隔され且つ電気的に
中断されておらず、前記２本の導電層が互いに通り抜け
る少なくとも１個のフロンティア領域が設けられており
、前記少なくとも１個のフロンティア領域は各上部及び
下部導電層を同一の層の他の半分からフロンティア領域
において分離されている半分層に分割しており、且つ上
部半分層の各々は本部品の表面が前記フロンティア領域
の各々の側に１個ずつ２個の中断されることの無い導電
性表面を与え且つその各々が本部品の端子を画定する様
に前記フロンティア領域の反対側の下部半分層へ前記フ
ロンティア領域を介して接続されていることを特徴とす
るものである。

これら２つの層は、著しい電圧降下が無いので、各導電
型のセルに対し最適の並列接続を提供する。

このことは、半導体部品の全体的な寸法を増加させるこ
と無しに、セルの個々の寸法を減少させる一方、セル数
を増加させることを可能とする。従来技術の場合と異な
り、電圧降下が増加するという不都合は無い。

更に、電流は全てのセルに完全に一様に印加されるので
、本半導体部品の良好な周波数特性を確保し、極めて短
いスイッチング時間を確保することを可能としている。

電流を流す為に役立つに過ぎない不要な面積部分を取り
除くことは、シリコンを節約することが可能であるばか
りか、取り分けＮ導電型面積内の過剰な幅を回避する一
方不要なＰ導電型面積内（又は、その逆）の寄生注入を
回避することによって部品動作を改善する。

更に９本発明の構成はエミッタ（又はベースをも）を安
定化させるのに適しており、即ち、エミッタを介して流
れる電流を同じにする為に各エミッタに直列して抵抗を
接続させることが容易である。

各セルとその導電層との間のリンクを極めて短くするこ
とによって、熱的性能も著しく改善されている。電圧降
下に基ずくロスを最小としてジュール加熱を最小とする
と共に、セル一層間の接続が極めて短いので各接合にお
いて発生される熱は効果的に導電層内に散逸させること
が可能である。

最後に、２つの層を互いに通過させることにより２つの
大きな表面電極を有する半導体を提供することが可能で
あり（例えば）これらの電極は容易に外部回路に接続さ
せることが可能である。この様な場合の一例は、半導体
部品の表を下側に向けてハイブリッド回路の基板に直に
半田付けするものである。この様な技術は、上部で無く
寧ろ側１３一 部に接続点を有する部品に適用することが困難である。

何れにしても１本発明の半導体の大きな表面積電極を介
しての導通よりも電流の印加は一層非効果的である。

更に詳説すると、下部導電層が第１形状を有する第１ラ
インに沿って２つの半分層に分割されており、上部層は
第２形状を有する第２ラインに沿って２つの半分層に分
割されており、且つこれらのラインは重畳されておらず
、従って、各上部半分層はフロンティア即ち境界の反対
側における底部半分層の部分とオーバラップする少なく
とも一部を有しており、且つ前記オーバーラツプ部分を
介して前記半分層間を電気的に接続している。

好適には、このつぎはぎ構成はフロンティアの平行な少
なくとも１方向において周期的であり、その場合に第１
形状はつぎはぎメツシュを同じピッチを有する規則的な
形状であり、第２形状は第１形状と同一であり且つフロ
ンティア区域の軸ｆ′ｆに関してそれと対称的に配設さ
れている。

本半導体部品の表面上に絶縁性の第３層をも設１４− けることが望ましく、この第３層は本部品の電極を外部
回路へ接続させる為のコンタクトポイントを形成する大
きな面積の露出部分を有している。

本発明による半導体部品の製造方法においては、Ｎ乃至
はＰの第１導電型の基板を用意してＮ及びＰ導電型のセ
ルが交互に整然と並んだつぎはき構成を形成する様に前
記基板の表面内の所定箇所に反対導電型の複数個の領域
を拡散させ、前記拡散した基板上に第１絶縁層を付着さ
せ、前記各Ｎ導電型及びＰ導電型セルの上方に前記第１
絶縁層を介して開口を形成し、全部のセルを相互に接続
する第１導電層を付着させ、前記第１導電層から島状部
を形成し、前記島状部は第１導電型のセルに通ずる開口
上に位置し第２導電型のセルにのみ接続されたままであ
る第１導電層から分離されており、前記第１導電層もそ
の厚さ全体に渡ると共に第１形状の経路に沿って延在す
る第１溝によって互いに分離される２つの半分層に少な
くとも１個のフロンティア領域に沿って分割されており
、前記溝の１端側におき前記第１導電層によって相互接
続されるセルの導電型は前記溝の反対側における前記第
１導電層によって相互接続されているセルの導電型と反
対極性であり、前記第１導電層上に第２絶縁層を付着さ
せ、前に形成した島状部の頂部から前記絶縁層を除去す
ると共に前記第１溝の両側に前記フロンティア領域に沿
って付加的な開口を形成し、前記島状部を相互接続する
第２導電層を付着させ、前記第２層の厚さ全体に渡ると
共に第１形状の経路に重畳することの無い第２形状の経
路に沿って延在する第２溝を形成することによって前記
第２導電層を前記フロンティア領域に沿って２つの互い
に分離された半分層に分割し、その際に各第２即ち上部
導電半分層が前記フロンティア領域の反対側における前
記第１即ち下部導電半分層の一部とオーバーラツプする
部分を少なくとも一部有するようにし、前記オーバーラ
ツプ部分が前記第２絶縁層を介して形成した前記付加的
な開口を有することを特徴とするものである。

好適には、上述した方法において、最終工程として、前
記部品の全表面上に第３絶縁層を付着させ、前記表面の
大部分から前記第３絶縁層を除去して後に本部品と外部
回路との間を接続する為のコンタクト領域を設ける。

以下の記載は本発明に基すいて形成されるバイポラ−ト
ランジスタに関するものであるが、本発明はこのタイプ
の半導体部品に限定されるものでは無く、特に、サイリ
スタやトライアック等のトリガー可能な半導体部品をも
包含するものであって、その場合には、トリガー可能な
部品のカソード及びゲートは夫夫トランジスタのエミッ
タ及びベースに対応する。

更に一般的には、本発明は集積接続点の製造方法を提供
するものであって、基板の表面上に形成される２組の別
々の基本領域が並列的に接続されるべき場合に適用可能
なものである。

以下、添付の図面を参考に本発明の具体的実施の態様に
付いて詳細に説明する。尚、１例として、以下の説明は
本発明に基すきバイポーラＮＰＮトランジスタを製造す
る場合に関するものである。

この場合、第１図に示される如く、基板１０はＰ１７− 型であり、その中に複数個のＮ型領域１１を拡散して形
成する。拡散領域１１及び基板が現れている領域１２は
、Ｎ型とＰ型とが交互に繰り返される個々のセルから成
るつぎはぎ構造を形成する様に分布されており、第９図
から明らかな如く、同一の寸法の正方形のセルからなる
市松模様のパターンを形成している。ここで、ハツチン
グをしていない部分はＰ半セルを表しており、ハツチン
グした部分はＮ型セルを表している。従って、ここで説
明するパターンは２つの直交方向においてメツシュａ（
即ち、セルの側部の２倍）の周期的なつぎはぎ構造であ
る。

例えば、正方形のセルは、その側部ａ　／　２を約７０
ミクロンとすることが可能であり、そのセル数は本部品
のパワ一定格の関数として決定され、例えば、１０Ａト
ランジスタに対して２，０００個のセルであって、その
場合側々のセル当たり約５ｍＡの電流である。

正方形のセルの正則パターンのつぎはぎ構造を使用する
ことは必ずしも必要では無く、例えば、１８− 交互に並設させたＰ型及びＮ型のストリップ又は６角形
セルのハネカムパターン（その１例を後に第１６図を参
照して説明する。）等の多数のパターンに適用可能であ
る。

次いで、このつぎはぎ構造を、例えば二酸化シリコンか
らなる一様な絶縁層２０で被覆する。次いで（第２図参
照）、前記絶縁層内に１組の開口２１乃至２２を１個の
セル当たり１個ずつ形成する。本実施例の側部が７０ミ
クロンである正方形セルの場合、これらの開口は、例え
ば、その直径Ｄ１が約１０ミクロンの円形形状である。

第１０図は、これらの開口を形成するのに適したマスク
を示している。この図及び第１１図乃至第１３図におい
て、薄いハツチング部分は（これらの部分がたとえ透明
なものであったとしても）つぎはぎ構造のＮ型領域上に
位置されるマスクの部分を表しており、且つハツチング
していない部分はつぎはぎ構造のＰ型領域上に位置され
るマスクの部分を表している。濃くハツチングしたマー
クは、例えば感光性樹脂を付与してそれを化学的に刻設
する従来の方法によってエツチングされるべき基板（又
はその上に存在する層）の領域に対応する。

これらの開口は、例えば、マスク上に丸いマーク２１ａ
及び２２ａを使用して形成することが可能である。

記号ＺＦは本部品を２つの領域ＺＢ及びＺＥに分割する
軸ｆ’　ｆの両側に画定されたフロンティア領域に対応
する。以下に説明する如く、これらの領域の各々の中の
Ｎ型セルは他の領域内のＰ半セルを相互接続させるのと
同一の操作によって相互接続され、その逆も又真である
。

本方法のこの段階において、２つの領域ＺＢ及びＺＥは
未だ見分けがつかないが、フロンティア領域の外側のつ
ぎはぎ構造内の全てのセルには開口２１が設けられてい
る。フロンティア領域ＺＦにおいて、セルに通ずる開口
２２を設けることは極めて有利であり、特にフロンティ
ア領域が単一セル幅の直線である図示したパターンにお
いてそうである（即ち、フロンティア領域の幅が継ぎ接
ぎメツシュの半分に等しく、フロンティア領域の両側に
おいてセルの導電型を反転させることを可能としている
。）。従って、フロンティア領域内においてそのセルの
各々に対して付加的な開口２２（マスク上のマーク２２
ａに対応する）が設けられている。

次の工程において（第３図）、本部品全体に第１導電層
３０を付着させる。この第１層（これは下部層とも呼称
する）は前の工程で形成された開口２１及び２２を介し
てつぎはぎ構造の全てのセルを相互接続する。この第１
導電層は、例えば、アルミニウムで形成することが可能
である。

本発明の次の工程において、第４図及び第４ａ図（第４
図はｘｘ’線に沿った断面であり、第４ａ図はｙｙ’線
に沿った断面であって、これらの断面はつぎはぎ構造メ
ツシュの半分に相当する距離離隔されている）、前記下
部層をエツチングする。

先ず、領域ＺＥ内の各Ｎ型セル上及び領域ＺＢ内の各Ｐ
型セル上においてスタッド３１を分離さ２１− せる。これらのスタッド乃至は島状部３１は環状溝３２
を刻設することにより設けることが可能であり、例えば
、内径Ｄ２を２０ミクロンとし外径Ｄ３を５０ミクロン
とする。各溝は導電層の厚さ全体に渡って形成し、絶縁
層２０を露出させる。

従って、領域ｚＥにおいては、全てのＰ半セルは第１層
によって電気的に相互接続され、一方今てのＮ型領域は
分離されている（領域ＺＢに対してはその逆である。）
。

上記刻設操作は、第１１図に示した如く、領域ＺＢのＰ
型区域及び領域ＺＥのＮ型区域上に位置される不透明の
リング３２ａを有するマスクによって行なわれる。

第２に、本発明の同一の工程において、中断されること
の無い溝３３を形成して第１導電層をフロンテア領域Ｚ
Ｆに沿って２つの半分層に分割し、これらの２つの半分
層はたがいに絶縁されると共にその各々は領域ＺＥ及び
ＺＢの対応するものを被覆する。

溝３３は直線的ではない。それは、好適には、２２− つぎはぎ構造のメツシュに等しい周期ａで屈曲している
。換言すると、本実施例においては、セルの幅の２倍に
等しい周期で繰り返される蛇行パターンである。

図面において、溝３３（これは第１１図のマスク上のマ
ーク３３ａに対応する。）はその形状が大略正弦波曲線
的であって、内側半径Ｒ１が約２５ミクロンであり外側
半径が約４５ミクロンである一連の半円を交互に並べた
形態をしている。基本的な条件としては、この溝が前記
２つの半分層の一方又は他方に交互に属する一連の交互
の突出区域３４及び３４′を画定するということである
。区域３４は領域ＺＥ上の半分層に属しており、従って
其の全てがそのＰ型置域（将来のトランジスタのベース
）と接触しており、一方区域３４′は領域ＺＢ上の半分
層に属しており、従ってその全てのＮ型セル（将来のト
ランジスタのエミッタ）に接続されている。

本発明の次の工程（第５図及び第５ａ図）において、第
１層３０（上述した如くそれをエッチし２３− た後に）を、例えば酸化シリコンの一様な絶縁層４０で
被覆する。

次の工程（第６図及び第６ａ図）においては、前に形成
した島状部３１−の各々の頂部４１を前記島状部上の絶
縁層４０をエツチングすることによって露出させる。同
時に、付加的な開口４２及び４２′をフロンティア領域
ＺＦに沿って延在する溝３３の両側において露出させる
。開口４２は領域ＺＥを被覆する下部半分層の突出部に
対応しており、一方間口４２′は領域ＺＢを被覆する下
部半分層の突出部に対応している。

第１２図は、上述した露出操作を行なうのに適したマス
クの１例を示している。本例において、約２０ミクロン
の直径Ｄ４を有する不透明区域４１ａは、領域ＺＢのＮ
型セル（将来のトランジスタのエミッタ）及び領域ＺＢ
内のＰ型セル（将来のトランジスタのベース）とコンタ
クトする島状部を露出させる。約４０ミクロンの直径Ｄ
５を有する不透明区域４２ａ及び４２′ａは、夫夫、領
域ＺＥを被覆する下部半分層及び領域ＺＢを被覆する下
部＝２４− 半分層を介して交互に形成されている開口４２及び４２
′に対応している。下部層内の第１屈曲溝３３の部分は
点線３３ａで示しである。

次に、本部品全体に第２導電層５０を一様に付着させる
（第７図及び第７ａ図参照）。従って、第２導電層（上
部層乃至シートと呼称する）は、前の工程で設けた付加
的な開口４２及び４２″の全てと共に、本部品の全ての
島状部３１を電気的に相互接続させる。

本方法の最後の工程（第８図及び第８ａ図参照）におい
ては、第２導電層に厚さ全体に渡り形成される第２屈曲
溝５３によって前記第２導電層をフロンティア領域ＺＦ
に沿って分割する。従って、第２屈曲溝５３は上部層を
２つの互いに分離された半分層に分割する。第２屈曲溝
５３は第１屈曲溝３３上には重畳されておらず、フロン
ティア領域の各々の側における上部導電半分層は前に設
けた付加的な開口の少なくとも１つを介して反対側の下
部導電半分層へ接続されている。例えば、第８図におい
て、領域ＺＥを被覆する下部半分層は、２５− 領域ＺＢを被覆する上部半分層の突出部５４とオーバー
ラツプする突出部３４を有しており、これらのオーバー
ラツプする突出部は開口４２を介して相互接続されてい
る。これら２つの半分層は従って電気的に一体的に接続
されている。領域ＺＥを被覆する下部半分層が開口２１
を介してそのＰ型セルの全てを相互接続し且つ領域ＺＢ
を被覆する上部半分層が島状部３１を介してそのＰ型セ
ルの全てを相互接続しているので、本部品のＰ型セル（
開口４２下側のセルを包含する）は全て並列接続されて
おり、且つ領域ＺＢを被覆する上部半分層に接続されて
いることが容易に理解される。

従って、この半分層は本部品のベース電極を構成してい
る。

対称性により、領域ＺＥを被覆する上部半分層はつぎは
ぎ構造の全てのＮ型セルを相互接続することによって本
部品のエミッタ電極を構成する。

特に、エミッタ上部半分層は突出部５４′を有しており
、それは領域ＺＢを被覆し全てのＮ型セルとコンタクト
するエミッタ下部半分電極の突出部２６− ３４′とオーバーラツプすると共にコンタクトしている
。開口４２′下側のＮ型セルは同様にエミッタ導電性半
分層に接続されている。

第１−３図は第２屈曲溝５３を形成するのに適したマス
クの１例を開示している。対応するマーク５３ａは第１
屈曲溝を形成する為に使用したマーク３３８に対しフロ
ンティア領域軸ｆ’　ｆに関し対称的であることが分か
る。

従って、第１４図に模式的に示した結果として得られる
部品１００は、２つの半分層に分割するフロンティア領
域ＺＦの両側に、２つの大きな範囲５０ａ及び５０ｂに
分割されており夫夫本部品のエミッタ電極及びベース電
極を構成する上部表面（第２導電層５０）を有している
。電極５０ｅは継ぎ接ぎ構造の全てのＮ型領域（領域Ｚ
Ｆ及び領域ＺＢ内に位置されているものを包含する）に
接続されており、且つ電極５０ｂはつぎはぎ構造内の全
てのＰ型セル（領域ＺＦ及び領域ＺＥ内に位置されてい
るものを包含する）に接続されている。この結果は、２
つの層がフロンティア領域ＺＦ無いでオーバーラツプす
ることによって得られる。理解される如く、フロンティ
ア領域に対して提案された構造は、電流路を著しく長尺
化（櫛型構造と異なり）すること無しに従って著しい電
圧降下を発生させることなしに、領域内で２つの層を交
差接続させることを可能とする。

好適には、第３絶縁層６０を本部品の全表面上に付着さ
せ（第１４図参照）、それを介して大きな面積の孔６１
及び６２を形成して、後に外部回路へ接続させる場合に
半田で被覆させる電極５０ｅ及び５０ｂの表面部分のみ
を露出させる。第２導電層の半田付けしない部分は環境
から保護されることとなる。

更に、２つの大きな電極コンタクト区域を有する最終的
な構造は本部品をハイブリッド回路の基板上にフェース
ダウン即ち表を下側に向けてマウントすることを可能と
している。この構成を第１５図に示しである。第１４図
の部品１００を反転させである。従って、基板１０は上
側に向いており、一方電極５０ｅ及び５０ｂ上のコンタ
クト区域はハイブー２７＝ リッド回路基板２００の表面上に形成したマーク２０１
及び２０２に接続される。このことは、２個の電極５０
ｅ及び５０ｂの各々の実質的に全表面に渡って、即ち各
々の場合に本部品の全面積の約半分に渡ってコンタクト
を形成することを可能としている。従って、電流は本部
品に最適な状態で分布しており、接続部における電圧損
失を最小としている。

前述した如く、上記実施例の市松模様のつぎはぎ構造の
みに限定されるものでは無い。第１６図は別の実施例を
示しており、セルは６角形をしており且つハネカムつぎ
はぎ構造を形成している。

図示例においては、各Ｐ型セルが６個のＮ型セルによっ
て取り囲まれている。この結果、Ｐ型セルの２倍のＮ型
セルが存在する。従って、一方の型のセルに他方の型の
セルと比べ優先性が与えることが可能であり、このこと
は特にトランジスタをパワーアンプとして使用する場合
に有利である。

この場合に、平均エミッタ電流は常に平均ベース電流よ
りも大きく、従って、ベースセルよりもエミッタセルに
優先性を与えることが望ましい。こ２９− ２８− れと対比して、半導体をスイッチとして使用する場合に
は、平均ベース電流は平均エミッタ電流と実質的に同じ
オーダーであり、その場合、上述した市松模様つぎはぎ
構造又は同一のストリップの形状のつぎはぎ構造の場合
における如く、ベースセル及びエミッタセルがつぎはぎ
構造内において同等に構成されることが望ましい。

第１６図の構成において、　ｆ’１ｆ、方向におけるメ
ツシュは３個セルであり、従って各層を半分層に分割す
る溝は３個のセル毎に周期的なパターンを有している。

下部溝は３３′で示してあり、上部溝は５３′で示しで
ある。これら２つの溝が軸ｆ′□ｆ１に関し対称である
ことが分かる。然し乍ら、対称性が完全である必要は無
く、基本的な点は、各々の層からの突出部がオーバーラ
ツプするということである。図示した構成においては、
これら２つの層が相互接続されている箇所における電圧
降下を最小とさせている。

６角形つぎはぎ構造において、第２の軸ｆ′２ｆ２を使
用して対応する溝３３″及び５３″を有する−３０＝ フロンティア領域を画定することが可能である。

然し乍ら、この場合には、溝は２個のセルのピッチの周
期性を有しており、第１フロンテイア領域においては１
個のＰ型セル当たり２個のＮ型セルがあり本部品の全体
的なセル比に対応していたのと異なり、この第２フロン
テイア領域にはＮ型セルと同数のＰ型セルが存在すると
いう事実によってこれらの溝は互いに対称的ではない。

第１７図は第９図のつぎはぎ構造の変形例を示している
。この変形例において、Ｐ型区域１２（ベース区域）は
最早正方形ではなく、直径ａ／２の円形状である。この
構成は、全エミッタ表面積がベース表面積よりも大きい
という特徴を維持しつつ、６角形構成と比べて幾何学的
な利点を有している。

この場合に、各々の層を２つの半分層に分割する溝３３
ａ及び５３ａは第９図に関し説明したものと全く同一の
形状とすることが可能であることが分かる。

第１８図は別の変形つぎはぎ構造を示しており、この場
合もＮ型セルにこの場合には小さな正方形の形態をした
Ｐ型セルよりも優先性が与えられている。

本発明の構造における別の利点は、マスクを修正するこ
となく、又単−の拡散バッチを使用して、異なった定格
（最大許容電流）の部品とすることを可能としている。

シリコンの単一ウェハ３００（第１９図に概略示しであ
る。）上に従来の方法で多数の部品を形成し、次いでそ
れを個々の部品に切断する。本発明に基すいて半導体部
品を製造する為に、ウェハ上に複数個のフロンティア領
域ｆ′□ｆｉｌ　ｆ’２ｆ２ｔ　＋Ｈ＋ｔｆ’ｎ−１ｆ
ｎ−１．　ｆ’ｎｆｎを画定する。本方法の種々の工程
を実施した後に、ウェハの上部層全体を交互にエミッタ
領域ＺＥとベースＺＢとに分割する。

次に、フロンティア領域の両側におけるこれらの領域か
ら個々の部品１００及び１０３等を切り出す。

本発明によって与えられる利点の１つは、単に切り出さ
れるべき領域の長さを選択することによってそれが切り
出される際に各個々の部品の定格を選択することが可能
であるということである。

従って、例えば、長さが１１の部品１００が５Ａの定格
である場合に、長さ１１の２倍乃至は３倍の長さ１２の
部分を切り出すことによってＩＯＡ乃至はｉ５Ａの部品
１０１を得ることが可能である。この定格の増加は、つ
ぎはぎ構造内のセル数は部品の寸法に比例し且つ定格の
増加は単にセル数を増加することが必要であるに過ぎな
いという事実によって行なうことが可能である。このこ
とは、寸法よりも複雑性の方が一層迅速に増加する櫛型
構造の場合にはあてはまらない。

更に、複数個のフロンティア領域、例えば２個の領域を
有する部品１０２の様な部品を同一のウェハから切り出
すことが可能である。この部品を更に詳細に第２０図に
示しである。それは２個のベース領域ＺＢＩ及びＺＢ２
の間に中央エミッタ領域ＺＥを有している。従って、上
部層及び下部層は互いに２度通過し、即ちフロンティア
領域ＺＦ１及びＺＦ２の各々を１度ずつ通過する。この
構造は、極めて高パワーの″二重ベース″半導体の−員
　− 場合に好適である。

従って、単一拡散バッチは、単に切り出されるべき部品
の寸法を選択することによって、全範囲の部品を与える
ことが可能であるということが分かる。このことは、従
来の構造においては、最初から所望の定格を決定する必
要があり、従って部品の寸法及び各定格に対し特別に１
組のマスクを形成する必要があるるということと対比さ
れる。

変形例においては、ウェハ３００は異なった幅のストリ
ップＺＥ及びＺＢを有しており、切り出した後に異なっ
た寸法のベース及びエミッタコンタクト領域を有する部
品が形成される。この変形例は特に一方の型の電極に他
方のものよりも優先性が与えられる場合に適用可能であ
る。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本ＪＵＦＩＪＪはこれら具体例にのみ限定される
べきものでは無く、本発明の技術的範囲を逸脱すること
無しに種々の変形が可能であることは勿論である。

【図面の簡単な説明】

−調一 第１図乃至第８ａ図は本発明に基すいて部品を製造する
場合の異なった段階を示しており１第１図乃至第８図及
び第４ａ図乃至第８ａ図は夫夫第９図乃至第１３図に示
した線ｘｘ’及びｙｙ’に沿っての各断面図、第９図は
異なった半導体領域を拡散してつぎはぎ構造のセルを形
成した部品基板の平面図、第１０図乃至第１３図は本部
品の製造過程中に連続して使用される異なったマスクを
示した各説明図、第１４図は完成した部品の全体的な斜
視図、第１５図はハイブリッド回路基板上にフェースダ
ウンでマウントした同一の部品の側面図、第１６図乃至
第１８図は異なったつぎはぎ構造パターンを示した第９
図の変形例を示した各説明図、第１９図は複数個の異な
った部品を同時に製造する状態を示したウェハの平面図
、第２０図は２個のフロンティア領域を有する半導体を
示した第１４図の変形例を示した斜視図、である。 （符号の説明） １０：　基板 １１：　拡散領域 １２：　基板領域 ２０：　絶縁層 ２１．２２：　開口 ３０：　第１導電層 ３１：　島状部（スタッド） ３２：　環状溝 ３３：　中断されない溝（第１屈曲溝）３４．３４’　
：　突出部 ４０：　絶縁層 ４２．４．２’：　付加的な開口 ５０：　第２導電層 ５３：　第２屈曲溝 ５４．５４．’：　突出部 ＺＦ；　フロンティア領域 特許出願人　フェアチアイルド　カメラ　アンドインス
トルメント　コーポレーショ ン 手続補正書防幻 昭和５９年８月２３日 特許庁長官　志　賀　学　殿 １、事件の表示　昭和５９年　特　許　願　第８７９５
２号２、発明の名称　半導体パワ一部品及びその製造方
法３、補正をする者 事件との関係　特許出願人 ４、代理人 ５、補正命令の日付 昭和５９年７月１１日（５９年７月３１日発送）６、補
正により増加する発明の数　な　し７、補正の対象　明
細書及び図面（内容に変更なし）８、補正の内容　別紙
の通り 補正の内容 １、本願明細書中、以下の点を補正する。 （１）第３５頁、第１行「第１図乃至・・・」から第３
５頁、第２行「・・・示しており」迄を削除する。 （以　上） ３３０

Claims (1)

1. 【特許請求の範囲】 １、反対導電型の基板の表面上に複数個のＮ乃至はＰ型
   の区域を拡散させて複数個の拡散区域と基板区域とを互
   いに相対的に配列させて交互のＮ及びＰ型のセルからな
   るつぎはぎ構造を形成した半導体パワ一部品において、
   各導電型の全てのセルを互いに接続させると共に本部品
   の端子の一方を構成する共通導体に接続させており、第
   １共通導体を構成する下部導電層が設けられており、前
   記下部導電層は前記基板の表面を被覆すると共に前記下
   部導電層をＮ又はＰの第１導電型のセルの各々に接続さ
   せるブリッジを除いて前記基板表面から離隔されており
   、前記下部層を被覆すると共にそれから絶縁されている
   第２共通導体を構成する上部導電層が設けられており、
   前記上部層はＰ乃至はＮの反対極性の第２導電型のセル
   の各々１− に前記第２導電型のセルの各々の上を前記下部層を介し
   て延在する導電性ブリッジによって接続されており、前
   記下部層は前記導電性ブリッジから離隔されたままで電
   気的に中断されておらず、前記２個の導電層が互いに通
   過する少なくとも］個のフロンティア領域が設けられて
   おり、前記少なくとも１個のフロンティア領域は各上部
   及び下部導電層を半分層に分割して前記フロンティア領
   域において同一の層の他の半分から離隔させ、前記上部
   半分層の各々が前記フロンティア領域の反対側にある前
   記下部半分層に前記フロンティア領域を介して接続して
   本部品の表面によって前記フロンティア領域の両側に１
   つずつ２個の中断されない導電性表面を与え、その各々
   が本部品の端子を構成することを特徴とする部品。 ２、特許請求の範囲第１項において、前記下部導電層が
   第１形状を有する第１ラインに沿って２つの半分層に分
   割されており、前記上部層が第２形状を有する第２ライ
   ンに沿って２つの半分層に分割されており、これらのラ
   インは重畳されて２− おらず、各上部半分層は前記フロンティア領域の反対側
   において前記下部半分層の一部とオーバーラツプする少
   なくとも一部を有しており、前記オーバーラツプ部分を
   介して前記半分層間に電気的接続がなされていることを
   特徴とする部品。 ３、特許請求の範囲第２項において、前記つぎはぎ構造
   が前記フロンティア領域に平行な少なくとも１方向にお
   いて周期的であり、前記第１形状はメツシュａに等しい
   ピッチを有する規則正しい形状であり、前記第２形状は
   前記第１形状と同一であり且つ前記フロンティア領域の
   軸ｆ’ｆに関し対称的に配設されていることを特徴とす
   る部品。 ４、特許請求の範囲第３項において、電気的接続が確立
   されている前記フロンティア領域において前記上部及び
   下部半分層のオーバーラツプ部分は更に前記フロンティ
   ア領域の上に位置されたセルに接続されており、前記セ
   ルは前記位置において結合されており前記半分層によっ
   て相互接続されている他のセルと同一の導電型であるこ
   とを特徴とする部品。 ３− ５、特許請求の範囲第１項乃至第４項の内の何れか１項
   において、前記表面上に絶縁性の第３層が設けられてお
   り、前記第３層は本部品の電極を外部回路に接続させる
   コンタクトポイントを形成する為に露出された大きな面
   積の部分を有することを特徴とする部品。 ６、　半導体パワ一部品の製造方法において、Ｎ乃至Ｐ
   の第１導電型の基板を用意すると共に前記基板の表面内
   の所定位置に反対導電型の複数個の区域を拡散して交互
   のＮ及びＰ型セルからなる規則正しいつぎはぎ構造を形
   成し、前記拡散した基板上に第１絶縁層を付着させ、前
   記Ｎ型及びＰ型のセルの各々の上に前記第１絶縁層を介
   して開口を形成し、前記全てのセルを相互接続する第１
   導電層を付着し、前記第１導電層から島状部を形成し、
   前記島状部は第１導電型のセルに通ずる開口上に位置し
   ておりその際に前記島状部を第２導電型のセルにのみ接
   続されたままである第１導電層から離隔させ、前記第１
   導電層も少なくとも１個のフロンティア領域に沿って前
   記導電層の厚さ４− 全体に渡り且つ第１形状の経路に沿って延在する第１溝
   によって互いに離隔される２つの半分層に分割されてお
   り、前記溝の一端側において前記第１導電層によって相
   互接続されているセルの導電型は前記溝の反対側におけ
   る前記第１導電層によって相互接続されているセルの導
   電型と反対極性であり、前記第１導電層上に第２絶縁層
   を付着し、前に形成した島状部の頂部から前記第２絶縁
   層を除去し且つ前記第１溝の両側に前記フロンティア領
   域に沿って付加的な開口を形成し、前記島状部を相互接
   続する第２導電層を付着し、前記第２導電層の厚さ全体
   にわたり且つ第１形状の経路と重畳することのない第２
   形状の経路に沿って延在する第２溝を形成することによ
   って前記フロンティア領域に沿って前記第２導電層を互
   いに離隔された２つの半分層に分割しその際に各第２即
   ち上部導電半分層は前記フロンティア領域の反対側にお
   ける前記第１即ち下部導電性半分層の一部とオーバーラ
   ツプする少なくとも一部を有しており、前記オーバーラ
   ツプ部分が前記第２絶縁層を介して５− 形成された前記付加的な開口を有することを特徴とする
   方法。 ７、特許請求の範囲第６項において、前記第１絶縁層を
   介して開口を形成する工程中、フロンティア領域内のセ
   ルであってそのフロンティア領域のセルの上に延在する
   下部導電層の半分層によって相互接続される他のセルと
   同一の導電型であるセルの各々の上に付加的な開口を形
   成することを特徴とする方法。 ８、特許請求の範囲第６項又は第７項において、最終工
   程として、本部品の全表面」二に第３絶縁層を付着させ
   、前記表面の大きな範囲から前記第３絶縁層を除去して
   本部品と外部回路との間に後に接続を形成する為のコン
   タクト領域を設けることを特徴とする方法。