JPS6041385B2 - チヤネル語メモリ内蔵方式 - Google Patents
チヤネル語メモリ内蔵方式Info
- Publication number
- JPS6041385B2 JPS6041385B2 JP21567181A JP21567181A JPS6041385B2 JP S6041385 B2 JPS6041385 B2 JP S6041385B2 JP 21567181 A JP21567181 A JP 21567181A JP 21567181 A JP21567181 A JP 21567181A JP S6041385 B2 JPS6041385 B2 JP S6041385B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- built
- input
- device address
- word memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明はチャネル語メモリ内蔵方式、特に中央処理装置
からの指令に基づいて入出力装置と主記憶装置との間の
データ転送を自律的に制御するのに使用するチャネル語
メモリを内蔵するデータチャネル装置におけるチャネル
語メモリ内蔵方式に関す。
からの指令に基づいて入出力装置と主記憶装置との間の
データ転送を自律的に制御するのに使用するチャネル語
メモリを内蔵するデータチャネル装置におけるチャネル
語メモリ内蔵方式に関す。
第1図は本発明の対象となる電子計算機システムの構成
例を示す図である。
例を示す図である。
第1図において、中央処理装置10は主記憶装置20並
びにデータチャネル装置30および31を介して入出力
装置41及至4mと接続される。これら入出力装置4
1及至4mの何れかと主記憶装置20との間にデタ転送
を行わせるために、中央処理装置10主記憶装置20に
、コマンド・転送データ量・転送データ格納アドレス等
の転送制御用情報を含むチャネル制御語を設定した後、
サブチャネル301及至304,311乃至314の何
れかを指定するチャネル番号および転送対象入出力装置
4i(iは1乃至nの何れか)を識別する装置アドレス
を含む転送指令をデータチャネル装置30または31に
伝達する。該転送指令を受領したデータチャネル装置3
0または31は以後自律的に動作して主記憶装置20か
ら前記チャネル制御語を議出し、これに基づいて転送対
象入出力装置4iと主記憶装置20との間のデータ転送
を制御する。データチャネル装置30および31には、
必要により前記データ転送の経過を示す諸情報(以後チ
ャネル語CHWと称す)を保管する内蔵チャネル語メモ
リ305および315をそれぞれ設けている。なお初期
の電子計算機システムにおいては、チャネル語にHWは
主記憶装置20の特定領域に格納されていたが、それだ
けプログラム領域を圧迫すること)なるため、近年では
第1図に示す如くデータチャネル装置30および31に
内蔵チャネル語メモリ305および315を設けるのが
一般的である。従来あるデータチャネル装置においては
、前記内蔵チャネル語メモリは当該データ装置に接続可
能な総ての入出力装置に対応するチャネル語を記憶可能
な容量を具備させていた。
びにデータチャネル装置30および31を介して入出力
装置41及至4mと接続される。これら入出力装置4
1及至4mの何れかと主記憶装置20との間にデタ転送
を行わせるために、中央処理装置10主記憶装置20に
、コマンド・転送データ量・転送データ格納アドレス等
の転送制御用情報を含むチャネル制御語を設定した後、
サブチャネル301及至304,311乃至314の何
れかを指定するチャネル番号および転送対象入出力装置
4i(iは1乃至nの何れか)を識別する装置アドレス
を含む転送指令をデータチャネル装置30または31に
伝達する。該転送指令を受領したデータチャネル装置3
0または31は以後自律的に動作して主記憶装置20か
ら前記チャネル制御語を議出し、これに基づいて転送対
象入出力装置4iと主記憶装置20との間のデータ転送
を制御する。データチャネル装置30および31には、
必要により前記データ転送の経過を示す諸情報(以後チ
ャネル語CHWと称す)を保管する内蔵チャネル語メモ
リ305および315をそれぞれ設けている。なお初期
の電子計算機システムにおいては、チャネル語にHWは
主記憶装置20の特定領域に格納されていたが、それだ
けプログラム領域を圧迫すること)なるため、近年では
第1図に示す如くデータチャネル装置30および31に
内蔵チャネル語メモリ305および315を設けるのが
一般的である。従来あるデータチャネル装置においては
、前記内蔵チャネル語メモリは当該データ装置に接続可
能な総ての入出力装置に対応するチャネル語を記憶可能
な容量を具備させていた。
例えば第1図に示される如きデータチャネル装置30お
よび31は、それぞれ256台の入出力装置を接続可能
なサブチャネル301乃至304および311乃至31
4を4組宛具備しているので、合計1024個のチャネ
ル語を記憶可能な内蔵チャネル語メモリ305および3
15を具備する必要があり、データチャネル装置30お
よび31の小形化を妨げる結果となる。然も実際にデー
タチャネル装置に接続される入出力装置数は前記容量に
比べ遥かに少ない場合が多く、前記内蔵チャネル語メモ
リ305および315の大半が使用されぬ場合が多い。
本発明の目的は、前述の如き従来あるチャネル語メモリ
内蔵方式の欠点を除去し、内蔵チャネル語メモリの記憶
容量から不要部分を削減し、データチャネル装置の小形
化を容易ならしめることにある。この目的は、中央処理
装置からの指令に基づし、て入出力装置と主記憶装置と
の間のデ−タ転送を自律的に制御するのに使用するチャ
ネル語メモリを内蔵するデータチャネル装置において、
該データチャネル装置に接続可能な総ての入出力装置を
制御するに満たない容量の内蔵チャネル語メモリと、該
内蔵チャネル語メモ川こチャネル語が格納された前記入
出力装置の装置アドレスが登録されるレジスタと、該レ
ジスタに該装置アドレスを登録および抹消する登録手段
と、前記中央処理装置および入出力装置の何れかから指
定された装置アドレスが前記登録手段により該レジスタ
に登録されているか杏かを識別する識別手段とを設け、
前記装置アドレスが前記データチャネル装置に登録され
ている場合に前記内蔵チャネル語メモリを使用すること
により達成される。
よび31は、それぞれ256台の入出力装置を接続可能
なサブチャネル301乃至304および311乃至31
4を4組宛具備しているので、合計1024個のチャネ
ル語を記憶可能な内蔵チャネル語メモリ305および3
15を具備する必要があり、データチャネル装置30お
よび31の小形化を妨げる結果となる。然も実際にデー
タチャネル装置に接続される入出力装置数は前記容量に
比べ遥かに少ない場合が多く、前記内蔵チャネル語メモ
リ305および315の大半が使用されぬ場合が多い。
本発明の目的は、前述の如き従来あるチャネル語メモリ
内蔵方式の欠点を除去し、内蔵チャネル語メモリの記憶
容量から不要部分を削減し、データチャネル装置の小形
化を容易ならしめることにある。この目的は、中央処理
装置からの指令に基づし、て入出力装置と主記憶装置と
の間のデ−タ転送を自律的に制御するのに使用するチャ
ネル語メモリを内蔵するデータチャネル装置において、
該データチャネル装置に接続可能な総ての入出力装置を
制御するに満たない容量の内蔵チャネル語メモリと、該
内蔵チャネル語メモ川こチャネル語が格納された前記入
出力装置の装置アドレスが登録されるレジスタと、該レ
ジスタに該装置アドレスを登録および抹消する登録手段
と、前記中央処理装置および入出力装置の何れかから指
定された装置アドレスが前記登録手段により該レジスタ
に登録されているか杏かを識別する識別手段とを設け、
前記装置アドレスが前記データチャネル装置に登録され
ている場合に前記内蔵チャネル語メモリを使用すること
により達成される。
なお必要により、前記登録手段により登録されていない
装置アドレスを有する前記入出力装置の制御に必要なチ
ャネル語を格納する外部チャネル語メモリを付加するこ
とも可能とする。
装置アドレスを有する前記入出力装置の制御に必要なチ
ャネル語を格納する外部チャネル語メモリを付加するこ
とも可能とする。
以下、本発明の一実施例を第2図および第3図により説
明する。
明する。
第2図は本発明の一実施例によるデータチャネル装置の
構成を示す図であり、第3図は第2図における装置アド
レス登録・照合部の構成例を示す図である。第2図にお
いて、データチャネル装置3は、第1図と同様に102
4台の入出力装置を接続可能であるが、実際に接続され
る入出力装置数を充分満たす8装置分のチャネル語CH
WI及至CHW8を記憶可能な内蔵チャネル語メモリ5
と、装置アドレス登録・照合部6とが設けられている。
該データチャネル装置3は稼動に先立ち、内蔵チャネル
語メモリ5を使用させる入出力装置の装置アドレスを装
置アドレス登録・照合部に予め登録しておく。稼動後に
中央処理装置10または20,あるいは入出力装置4i
から装置アドレスがデータチャネル装置3に送られると
、該データチャネル装置3は装置アドレス登録・照合部
6により、受領した装置アドレスを登録済みの装置アド
レスと照合し、該登録済み装置アドレスの何れかと一致
すれば、内蔵チャネル語メモリ5内の一致した登録済み
装置アドレスに対応するチャネル語CHWi(jは1乃
至8の何れか)を制御部7により講出し、演算部8へ送
られるほか図示されぬレジス外こ蓄積する。該レジスタ
の蓄積情報は入出力動作の進展に伴なつて更新され、デ
ータチャネル菱魔30または31の一連の制御動作が終
了すると、該終了時点における前記蓄積情報を内蔵チャ
ネル語メモリ5の所定領域に格納する。次に装置アドレ
ス登録・照合部6の登録および照合動作を第3図により
説明する。第3図においては、併用する内蔵チャネル語
メモリ5のチャネル語記憶容量に対応して、装置アドレ
スレジスタ601乃至608,使用中表示回路611乃
至618および照合回路621乃至628がそれぞれ8
組設けられている。登録処理時には登録用装置アドレス
640と、該登録用装置アドレス640を登録すべき装
置アドレス登録レジスタ60j(iは1乃至8の何れか
)を指定する書込み信号65jとが入力されることによ
り、該登録用装置アドレス640が指定された装置アド
レス登録レジスタ60jに蓄積され、また対応する使用
中表示回路61jが該装置アドレス登録レジスタ60j
が登録済みとなったことを表示する。かくして総べての
入出力装置41乃至4nの装置アドレスが装置アドレス
登録レジスタ601乃至608の何れかに蓄積された状
態で中央処理装置あるいは入出力装置から伝達された照
合用装置アドレス66川ま照合回路621乃至628に
入力される。該照合用装置アドレス660は使用中を表
示している使用中表示回路61jに対応する照合回路6
2jにより、対応する装置アドレス登録レジスタ60i
の蓄積する登録用装置アドレス640と照合される。若
し該照合回路62jの何れかから一致検出信号が出力さ
れると、ェンコード回路63川ま談一致検出信号を内蔵
チャネル語メモリ5のアドレス67川こ変換し、ィネー
ブル信号680と共に内蔵チャネル語メモリ5に入力す
る。以上の説明から明らかな如く、本実施例によれば、
装置アドレス登録・照合部6に予め登録されている装置
アドレス640と一致する照合用装置アドレス660が
伝達された場合のみに内蔵チャネル語メモリ5を使用す
ることが可能となり、内蔵チャネル語メモリ5の記憶容
量は8チャネル語CHWI乃至CH8に削減される。な
お、第2図および第3図はあく迄本発明の一実施例に過
ぎず、例えば装置アドレス登録・照合回路6の構成は第
3図に示されるものに限定されることは無く、第4図に
示される構成例等幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変らない。
構成を示す図であり、第3図は第2図における装置アド
レス登録・照合部の構成例を示す図である。第2図にお
いて、データチャネル装置3は、第1図と同様に102
4台の入出力装置を接続可能であるが、実際に接続され
る入出力装置数を充分満たす8装置分のチャネル語CH
WI及至CHW8を記憶可能な内蔵チャネル語メモリ5
と、装置アドレス登録・照合部6とが設けられている。
該データチャネル装置3は稼動に先立ち、内蔵チャネル
語メモリ5を使用させる入出力装置の装置アドレスを装
置アドレス登録・照合部に予め登録しておく。稼動後に
中央処理装置10または20,あるいは入出力装置4i
から装置アドレスがデータチャネル装置3に送られると
、該データチャネル装置3は装置アドレス登録・照合部
6により、受領した装置アドレスを登録済みの装置アド
レスと照合し、該登録済み装置アドレスの何れかと一致
すれば、内蔵チャネル語メモリ5内の一致した登録済み
装置アドレスに対応するチャネル語CHWi(jは1乃
至8の何れか)を制御部7により講出し、演算部8へ送
られるほか図示されぬレジス外こ蓄積する。該レジスタ
の蓄積情報は入出力動作の進展に伴なつて更新され、デ
ータチャネル菱魔30または31の一連の制御動作が終
了すると、該終了時点における前記蓄積情報を内蔵チャ
ネル語メモリ5の所定領域に格納する。次に装置アドレ
ス登録・照合部6の登録および照合動作を第3図により
説明する。第3図においては、併用する内蔵チャネル語
メモリ5のチャネル語記憶容量に対応して、装置アドレ
スレジスタ601乃至608,使用中表示回路611乃
至618および照合回路621乃至628がそれぞれ8
組設けられている。登録処理時には登録用装置アドレス
640と、該登録用装置アドレス640を登録すべき装
置アドレス登録レジスタ60j(iは1乃至8の何れか
)を指定する書込み信号65jとが入力されることによ
り、該登録用装置アドレス640が指定された装置アド
レス登録レジスタ60jに蓄積され、また対応する使用
中表示回路61jが該装置アドレス登録レジスタ60j
が登録済みとなったことを表示する。かくして総べての
入出力装置41乃至4nの装置アドレスが装置アドレス
登録レジスタ601乃至608の何れかに蓄積された状
態で中央処理装置あるいは入出力装置から伝達された照
合用装置アドレス66川ま照合回路621乃至628に
入力される。該照合用装置アドレス660は使用中を表
示している使用中表示回路61jに対応する照合回路6
2jにより、対応する装置アドレス登録レジスタ60i
の蓄積する登録用装置アドレス640と照合される。若
し該照合回路62jの何れかから一致検出信号が出力さ
れると、ェンコード回路63川ま談一致検出信号を内蔵
チャネル語メモリ5のアドレス67川こ変換し、ィネー
ブル信号680と共に内蔵チャネル語メモリ5に入力す
る。以上の説明から明らかな如く、本実施例によれば、
装置アドレス登録・照合部6に予め登録されている装置
アドレス640と一致する照合用装置アドレス660が
伝達された場合のみに内蔵チャネル語メモリ5を使用す
ることが可能となり、内蔵チャネル語メモリ5の記憶容
量は8チャネル語CHWI乃至CH8に削減される。な
お、第2図および第3図はあく迄本発明の一実施例に過
ぎず、例えば装置アドレス登録・照合回路6の構成は第
3図に示されるものに限定されることは無く、第4図に
示される構成例等幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変らない。
第4図においては、登録時に照合用装置アドレス660
の上限を示す唯一種類の登録用装置アドレス641のみ
が装置アドレス登録レジスタ60Mこ蓄積される。照合
用装置アドレス660が入力されると、比較回路62川
ま該照合用アドレス660を登録用装置アドレス641
と比較し、条件660≦641が成立した場合にのみイ
ネーブル信号680およびェンコード回路631により
変換された内蔵チャネル語メモリアドレス670を内蔵
チャネル語メモリ5に伝達する。なお、第4図における
登録用装置アドレス641は照合用装置アドレス660
の上限値に限定されることは無く、下限値または上限値
および下限値等幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。またデータチャネル装
置3は内蔵チャネル語メモリ5のみを使用するものに限
定されることは無く、例えば第5図に示される如く外部
チャネル語メモリ9を付加することも考慮されるが、か
かる場合にも本発明の効果は変らない。第5図において
は、8台以上の入出力装置がデータチャネル装置3に接
続された場合に、装置アドレス登録・照合部6には内蔵
チャネル語メモリ5を使用可能な8台の入出力装置の装
置アドレスが登録されている。装置アドレス登録’照合
部6は入力される照合用装置アドレス660を照合し、
一致検出した場合には内蔵チャネル語メモリ5にアドレ
ス670およびイネーブル信号680を伝達し、一致検
出しなかった場合には外部チャネル語メモリ9にィネー
ブル信号690照合用装置アドレス660,書込信号7
00等の所要信号を伝達し、チャネル語データ500ま
たは900を授受する。なお第5図において、一切の装
置アドレスを装置アドレス登録・照合部6により登録せ
ず、外部チャネル語メモリ9のみを用いることも可能で
ある。また第3図における装置アドレス登録レジスタ6
0jには一種類の登録用菱贋アドレス640を固定的に
蓄積することに限定されることは驚く、特定の入出力装
置に対する一連のデータ転送を実施後、該特定入出力装
置に対する装置アドレス640を装置アドレス登録レジ
スタ60iから抹消し、他の入出力装置の装置アドレス
を新たに登録用装置アドレス640として蓄積すること
により、8台以上の入出力装置に前記内蔵チャネル語メ
モリ5を使用可能とすることも考慮されるが、かかる場
合にも本発明の効果は変らない。また内蔵チャネル語メ
モリ5の記憶容量は8チャネル語に限定されることは無
く、他の記憶容量の場合にも本発明の効果は変らない。
更に本発明の適用対象は電子計算機システムに限定され
ることは無く、電子交換機等の他のデータ処理システム
に適用しても、本発明の効果は変らない。以上、本発明
によれば、前記データチャネル装置に内蔵する内蔵チャ
ネル語メモリから不必要に過大な記憶容量を除去し、実
用上必要最小限のチャネル語が記憶可能な規模設定され
、当該データチャネルの小型化、資源の有効利用が達成
出来る。
の上限を示す唯一種類の登録用装置アドレス641のみ
が装置アドレス登録レジスタ60Mこ蓄積される。照合
用装置アドレス660が入力されると、比較回路62川
ま該照合用アドレス660を登録用装置アドレス641
と比較し、条件660≦641が成立した場合にのみイ
ネーブル信号680およびェンコード回路631により
変換された内蔵チャネル語メモリアドレス670を内蔵
チャネル語メモリ5に伝達する。なお、第4図における
登録用装置アドレス641は照合用装置アドレス660
の上限値に限定されることは無く、下限値または上限値
および下限値等幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。またデータチャネル装
置3は内蔵チャネル語メモリ5のみを使用するものに限
定されることは無く、例えば第5図に示される如く外部
チャネル語メモリ9を付加することも考慮されるが、か
かる場合にも本発明の効果は変らない。第5図において
は、8台以上の入出力装置がデータチャネル装置3に接
続された場合に、装置アドレス登録・照合部6には内蔵
チャネル語メモリ5を使用可能な8台の入出力装置の装
置アドレスが登録されている。装置アドレス登録’照合
部6は入力される照合用装置アドレス660を照合し、
一致検出した場合には内蔵チャネル語メモリ5にアドレ
ス670およびイネーブル信号680を伝達し、一致検
出しなかった場合には外部チャネル語メモリ9にィネー
ブル信号690照合用装置アドレス660,書込信号7
00等の所要信号を伝達し、チャネル語データ500ま
たは900を授受する。なお第5図において、一切の装
置アドレスを装置アドレス登録・照合部6により登録せ
ず、外部チャネル語メモリ9のみを用いることも可能で
ある。また第3図における装置アドレス登録レジスタ6
0jには一種類の登録用菱贋アドレス640を固定的に
蓄積することに限定されることは驚く、特定の入出力装
置に対する一連のデータ転送を実施後、該特定入出力装
置に対する装置アドレス640を装置アドレス登録レジ
スタ60iから抹消し、他の入出力装置の装置アドレス
を新たに登録用装置アドレス640として蓄積すること
により、8台以上の入出力装置に前記内蔵チャネル語メ
モリ5を使用可能とすることも考慮されるが、かかる場
合にも本発明の効果は変らない。また内蔵チャネル語メ
モリ5の記憶容量は8チャネル語に限定されることは無
く、他の記憶容量の場合にも本発明の効果は変らない。
更に本発明の適用対象は電子計算機システムに限定され
ることは無く、電子交換機等の他のデータ処理システム
に適用しても、本発明の効果は変らない。以上、本発明
によれば、前記データチャネル装置に内蔵する内蔵チャ
ネル語メモリから不必要に過大な記憶容量を除去し、実
用上必要最小限のチャネル語が記憶可能な規模設定され
、当該データチャネルの小型化、資源の有効利用が達成
出来る。
更に内蔵チャネル語メモリの記憶容量以上に入出力装置
を使用する場合にも、外部チャネル語メモリを付加する
ことにより、充分対応することが出来る。
を使用する場合にも、外部チャネル語メモリを付加する
ことにより、充分対応することが出来る。
第1図は本発明の対象となる電子計算機システムの構成
例を示す図、第2図は本発明の一実施例によるデータチ
ャネル装置の構成を示す図、第3図は第2図における装
置アドレス登録・照合部の構成例を示す図、第4図は本
発明の他の実施例による装置アドレス登録・照合部の構
成例を示す図、第5図は本発明の一実施例による外部チ
ャネル語メモリを付加したデータチャネル装置を示す図
である。 図において、10は中央処理装置、20は主記憶装置、
30,31および3はデータチャネル装置、301乃至
304および311乃至314はサブチャネル、305
,315および5は内蔵チャネル語メモリ、41乃至4
nおよび4iは入出力装置、6は装置アドレス登録・照
合部、7は制御部、8は演算部、9は外部チャネル語メ
モリ、601乃至608および600は装置アドレス登
録レジスタ、611乃至618は使用中表示部、621
乃至628は照合回路、620は比較回路、630およ
び631はェンコード回路、640および641は登録
用装置アドレス、651乃至658および650‘ま書
込み信号、660は照合用装置アドレス、670は内蔵
チャネル語メモリアドレス、680および690はイネ
ーブル信号、70川ま書込み信号、500および900
はチャネル語データ、CHWI乃至CHWはチャネル語
、を示す。 そ’図 象Z図 矛ヲ図 夕子図 おぅ図
例を示す図、第2図は本発明の一実施例によるデータチ
ャネル装置の構成を示す図、第3図は第2図における装
置アドレス登録・照合部の構成例を示す図、第4図は本
発明の他の実施例による装置アドレス登録・照合部の構
成例を示す図、第5図は本発明の一実施例による外部チ
ャネル語メモリを付加したデータチャネル装置を示す図
である。 図において、10は中央処理装置、20は主記憶装置、
30,31および3はデータチャネル装置、301乃至
304および311乃至314はサブチャネル、305
,315および5は内蔵チャネル語メモリ、41乃至4
nおよび4iは入出力装置、6は装置アドレス登録・照
合部、7は制御部、8は演算部、9は外部チャネル語メ
モリ、601乃至608および600は装置アドレス登
録レジスタ、611乃至618は使用中表示部、621
乃至628は照合回路、620は比較回路、630およ
び631はェンコード回路、640および641は登録
用装置アドレス、651乃至658および650‘ま書
込み信号、660は照合用装置アドレス、670は内蔵
チャネル語メモリアドレス、680および690はイネ
ーブル信号、70川ま書込み信号、500および900
はチャネル語データ、CHWI乃至CHWはチャネル語
、を示す。 そ’図 象Z図 矛ヲ図 夕子図 おぅ図
Claims (1)
- 【特許請求の範囲】 1 中央処理装置からの指令に基づいて入出力装置と主
記憶装置との間のデータ転送を自律的に制御するのに使
用するチヤンネル語メモリを内蔵するデータチヤネル装
置において、該データチヤネル装置に接続可能な総ての
入出力装置を制御するに満たない容量の内蔵チヤンネ語
メモリと、該内蔵チヤネル語メモリにチヤネル語が格納
された前記入出力装置の装置アドレスが登録されるレジ
スタと、該レジスタに該装置アドレスを登録および抹消
する登録手段と、前記中央処理装置および入出力装置の
何れかから指定された装置アドレスが前記登録手段によ
り該レジスタに登録されているか否かを識別する識別手
段とを設け、前記装置アドレスが前記データチヤネル装
置に登録されている場合に前記内蔵チヤネル語メモリを
使用することを特徴とするチヤネル語メモリ内蔵方式。 2 前記登録手段により登録されていない装置アドレス
を有する前記入出力装置の制御に使用する外部チヤネル
語メモリを、前記データチヤンネル装置に付加すること
を特徴とする特許請求の範囲第1項記載のチヤネル語メ
モリ内蔵方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21567181A JPS6041385B2 (ja) | 1981-12-24 | 1981-12-24 | チヤネル語メモリ内蔵方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21567181A JPS6041385B2 (ja) | 1981-12-24 | 1981-12-24 | チヤネル語メモリ内蔵方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112126A JPS58112126A (ja) | 1983-07-04 |
| JPS6041385B2 true JPS6041385B2 (ja) | 1985-09-17 |
Family
ID=16676234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21567181A Expired JPS6041385B2 (ja) | 1981-12-24 | 1981-12-24 | チヤネル語メモリ内蔵方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041385B2 (ja) |
-
1981
- 1981-12-24 JP JP21567181A patent/JPS6041385B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58112126A (ja) | 1983-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068764A2 (en) | Vector processing units | |
| GB2257538A (en) | Air conditioning control. | |
| US3344404A (en) | Multiple mode data processing system controlled by information bits or special characters | |
| JPS6041385B2 (ja) | チヤネル語メモリ内蔵方式 | |
| US5414866A (en) | One-chip microcomputer with parallel operating load and unload data buses | |
| IE61307B1 (en) | Method to execute two instruction sequences in an order determined in advance | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPS6148741B2 (ja) | ||
| JP3130798B2 (ja) | バス転送装置 | |
| JPS6227855A (ja) | 初期プログラム・ロ−デイング固定記憶装置削除方式 | |
| JPH05250310A (ja) | データ処理装置 | |
| JPS5839326A (ja) | プログラムロ−ド方式 | |
| JPS5856891B2 (ja) | 情報処理システム | |
| JP3399709B2 (ja) | プログラマブルコントローラにおけるデータ取出方法およびプログラマブルコントローラ | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPS617954A (ja) | 主メモリの読み出し方式 | |
| JPS596407B2 (ja) | 初期プログラムロ−ディング方式 | |
| JPS6242233A (ja) | モジユ−ル構成方式 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPH0545978B2 (ja) | ||
| JPH067373B2 (ja) | デ−タ転送方式 | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPH086892A (ja) | 記憶素子接続方法及びバス制御装置 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ |