JPS6041393B2 - 状態変化検出回路 - Google Patents
状態変化検出回路Info
- Publication number
- JPS6041393B2 JPS6041393B2 JP6985181A JP6985181A JPS6041393B2 JP S6041393 B2 JPS6041393 B2 JP S6041393B2 JP 6985181 A JP6985181 A JP 6985181A JP 6985181 A JP6985181 A JP 6985181A JP S6041393 B2 JPS6041393 B2 JP S6041393B2
- Authority
- JP
- Japan
- Prior art keywords
- state change
- change detection
- signal
- data
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control By Computers (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明はデータ機器よりの接点情報の状態変化を検出し
てデータ処理装置に割り込み信号として入力させる接点
情報の状態変化検出回路に関する。
てデータ処理装置に割り込み信号として入力させる接点
情報の状態変化検出回路に関する。
従来、データ機器よりのデータは接点情報の状態変化を
検出し、データ処理装置（以下ＣＰＵと記す）に割り込
み信号として入力させることによりＣＰＵにて読み取ら
れるものである。
検出し、データ処理装置（以下ＣＰＵと記す）に割り込
み信号として入力させることによりＣＰＵにて読み取ら
れるものである。
これについて、第１図の従来例及び第２図の各点におけ
る波形に基づいて説明する。図中、１−１，１一２はデ
ータ信号線、２一１，２−２はノイズフィル夕、３，４
はバッファでこの場合３ケのインバ−夕で構成されてい
る。５，６は状態変化検出回路（以下状変検出回路と記
す）ｔ ７はセレクタ、８，９はフリツプフロツプ回路
、１０はＯＲゲート、１１は割り込み信号の信号線、１
２はデータを選択するための信号線、１３はデータ読み
取り用の信号線、１４は共通バス、１５はデータ処理装
置（ＣＰＵ）、１６は表示器を示す。
る波形に基づいて説明する。図中、１−１，１一２はデ
ータ信号線、２一１，２−２はノイズフィル夕、３，４
はバッファでこの場合３ケのインバ−夕で構成されてい
る。５，６は状態変化検出回路（以下状変検出回路と記
す）ｔ ７はセレクタ、８，９はフリツプフロツプ回路
、１０はＯＲゲート、１１は割り込み信号の信号線、１
２はデータを選択するための信号線、１３はデータ読み
取り用の信号線、１４は共通バス、１５はデータ処理装
置（ＣＰＵ）、１６は表示器を示す。
第２図において、■は接点情報、■はノイズフィル夕の
出力信号、◎はバッファの出力信号、◎状変検出回路５
，６の出力信号、■はフリップフロップ８，９の出力信
号、■はデータ選択用の信号を示す。
出力信号、◎はバッファの出力信号、◎状変検出回路５
，６の出力信号、■はフリップフロップ８，９の出力信
号、■はデータ選択用の信号を示す。
第１図、第２図においてデータ信号線例えば１ーーより
上がってきた銭点情報■はノイズフィル夕２−１、バッ
ファ３を経て状態変化検出回路５とセレクタ７に入力さ
れる。
上がってきた銭点情報■はノイズフィル夕２−１、バッ
ファ３を経て状態変化検出回路５とセレクタ７に入力さ
れる。
この場合ノイズフィル夕はその出力端が抵抗とコンデン
サで終端されているのでその出力信号■は抵抗Ｒ、コン
デンサＣによって決定される時定数に従った特性７をも
つので、この特性をバッファ３を用いて接点情報■に等
化させる。バッファ３の出力信号◎は状態変化検出回路
５とセレクタ７に入力される。状態変化検出回路５で状
態変化が検出されれば、状態変イｑ険出回路◎を出力す
る。この信号はフリップフロップ回路８，ＯＲゲート１
０、信号線１１、共通バス１ ４を経てＣＰＵ１ ５に
入力される。ＣＰＵ１５はこの信号を受けるとデータ読
み出し信号■を出力し、この出力信号■をセレクタに入
力し、セレクタ７にすでに入力されているデータを読み
出す。読み出されたデータは信号線１３，共通バス１４
を経てＣＰＵに入力され、ＣＰＵでこれを制御し、表示
器１６にデータを表示させる。以上の回路動作において
、セレクタ７に入力される信号◎とデータ選択用の信号
■との位相差は△ｔ′であるのでＣＰＵは常に状態変化
が検出されてからのデータを読み出す。上記の方法では
接点情報がノイズフィル夕２−１によって信号■に遅延
特性をもつのでこれを接点情報■に等化させるためにィ
ンバータ３ケより構成されるバッファを用いている。
サで終端されているのでその出力信号■は抵抗Ｒ、コン
デンサＣによって決定される時定数に従った特性７をも
つので、この特性をバッファ３を用いて接点情報■に等
化させる。バッファ３の出力信号◎は状態変化検出回路
５とセレクタ７に入力される。状態変化検出回路５で状
態変化が検出されれば、状態変イｑ険出回路◎を出力す
る。この信号はフリップフロップ回路８，ＯＲゲート１
０、信号線１１、共通バス１ ４を経てＣＰＵ１ ５に
入力される。ＣＰＵ１５はこの信号を受けるとデータ読
み出し信号■を出力し、この出力信号■をセレクタに入
力し、セレクタ７にすでに入力されているデータを読み
出す。読み出されたデータは信号線１３，共通バス１４
を経てＣＰＵに入力され、ＣＰＵでこれを制御し、表示
器１６にデータを表示させる。以上の回路動作において
、セレクタ７に入力される信号◎とデータ選択用の信号
■との位相差は△ｔ′であるのでＣＰＵは常に状態変化
が検出されてからのデータを読み出す。上記の方法では
接点情報がノイズフィル夕２−１によって信号■に遅延
特性をもつのでこれを接点情報■に等化させるためにィ
ンバータ３ケより構成されるバッファを用いている。
しかし近年装置の小形化、ＩＣ化は技術の集約化によっ
て当然行われる事である。ここでインバータを３ケ使用
している事は装置の小形化に対して難点となる問題であ
る。以上の点に鑑み本発明はノイズフィル夕がもつ時定
数７よりも時間幅の広いパルスＴａをモノマルチを用い
て作り、このパルス幅Ｔａだけ遅延させたパルスを状態
変化信号としてＣＰＵ１５よりデータ読み出し信号を出
力させれば、セレクタ７に入力されたデータは常に正確
にＣＰＵ１５で読出すことが出来る。この目的のために
本発明はデータ端末よりの接点情報をフィル夕をを介し
て状態変化検出回路とセレクタに入力し、該状態変化検
出回路で状態変化が検出されれば該検出信号にてデータ
処理装置に割り込み信号として前記状態変化検出信号を
入力させ、該データ処理装置は該状態変化検出信号によ
り該セレクタより該接点情報を読み取る状態変化検出回
路において、該フィル夕出力が変化した時該状態変化検
出部が先に動作する様に、該状態変化検出部と該セレク
タの動作しきい値を異ならせておき、更に該状態変化検
出部の出力信号をモノマルチノゞィブレータを用いて遅
延させることを特徴とした状態変化検出回路を提供する
ものである。以下、本発明を図面に基づいて説明する。
て当然行われる事である。ここでインバータを３ケ使用
している事は装置の小形化に対して難点となる問題であ
る。以上の点に鑑み本発明はノイズフィル夕がもつ時定
数７よりも時間幅の広いパルスＴａをモノマルチを用い
て作り、このパルス幅Ｔａだけ遅延させたパルスを状態
変化信号としてＣＰＵ１５よりデータ読み出し信号を出
力させれば、セレクタ７に入力されたデータは常に正確
にＣＰＵ１５で読出すことが出来る。この目的のために
本発明はデータ端末よりの接点情報をフィル夕をを介し
て状態変化検出回路とセレクタに入力し、該状態変化検
出回路で状態変化が検出されれば該検出信号にてデータ
処理装置に割り込み信号として前記状態変化検出信号を
入力させ、該データ処理装置は該状態変化検出信号によ
り該セレクタより該接点情報を読み取る状態変化検出回
路において、該フィル夕出力が変化した時該状態変化検
出部が先に動作する様に、該状態変化検出部と該セレク
タの動作しきい値を異ならせておき、更に該状態変化検
出部の出力信号をモノマルチノゞィブレータを用いて遅
延させることを特徴とした状態変化検出回路を提供する
ものである。以下、本発明を図面に基づいて説明する。
第３図は本発明の実施例、第４図はそのタイムチャート
を示す。図１一１，１−２，２一１，２−２，５〜１６
，２１，２２は第１図と同一部材、１７は出力パルスの
時間幅がＴａであるモノマルチバィプレータ、◎は状態
変化検出信号、◎はフリップフロップの出力波形、■は
モノマルチバィブレータの出力波形、■はＣＰＵからの
データ選択信号、Ｔａはモノマルチバイブレータの出力
パルスの時間幅、△ｔは時間遅れを示す。第３図，第４
図において、第１図と同様に接点情報■が信号線１−１
より上がってくるとノイズフィル夕２−１で雑音が除去
され、その出力は状態変化検出回路５とセレクタ７に入
力される。
を示す。図１一１，１−２，２一１，２−２，５〜１６
，２１，２２は第１図と同一部材、１７は出力パルスの
時間幅がＴａであるモノマルチバィプレータ、◎は状態
変化検出信号、◎はフリップフロップの出力波形、■は
モノマルチバィブレータの出力波形、■はＣＰＵからの
データ選択信号、Ｔａはモノマルチバイブレータの出力
パルスの時間幅、△ｔは時間遅れを示す。第３図，第４
図において、第１図と同様に接点情報■が信号線１−１
より上がってくるとノイズフィル夕２−１で雑音が除去
され、その出力は状態変化検出回路５とセレクタ７に入
力される。
ここでＶＴＨＡは状態変化検出回路５のしきし、値で、
ＶＴＨＢはセレク夕７のしきし、値で、このしきし・値
ＶＴＨ＾，ＶＴＨＢ間の差は両者の動作時間差を示すの
で、両者の動作時間がこのしきし、値で調整できるが、
使用する回路素子のＣ−ＭＯＳ等のバラッキで確実な時
間差を保持することが出来ない、このために状態変化検
出回路５以降にモノマルチノゞィブレータ１７を挿入す
ることで両者間の時間差を作ることにする。すなわち、
しきし、値ＶＴＨｖで状態変化検出回路５で状態変化が
検出されると状態変化検出信号◎を出力し、次のフリッ
プフロップ回路８を動作させ、その出力◎はＯＲゲート
を経てモノマルチノゞィブレータ１７を駆動する、ここ
でＴａ幅のパルス■が出力され、信号線１１、共通バス
１４を経てＣＰＵ１５に入力される。ＣＰＵ１５でこの
パルス■を検出し、データ選択信号弥富を共通バス１４
、信号線１２を経てセレクタ７に入力する。この時の信
号■には各素子の遅れ△ｔを含んでいる。セレクタ７に
はすでに新データが入力されていてこの読み出し信号■
でデータが読み出される。以上の如くセレク夕に入力さ
れたデ−夕を含んだ接点情報△ｔ＋Ｔａ時間後にセレク
タ７より読み出されＣＰＵ１５で処理されて表示器１６
に表示される。以上本発明ではーデータ回路１−１に使
用したバッファの省略を説明したが多数のデータ回路が
接続される場合バッファも増加するので、バッファの省
略は機器設計上有利となる。
ＶＴＨＢはセレク夕７のしきし、値で、このしきし・値
ＶＴＨ＾，ＶＴＨＢ間の差は両者の動作時間差を示すの
で、両者の動作時間がこのしきし、値で調整できるが、
使用する回路素子のＣ−ＭＯＳ等のバラッキで確実な時
間差を保持することが出来ない、このために状態変化検
出回路５以降にモノマルチノゞィブレータ１７を挿入す
ることで両者間の時間差を作ることにする。すなわち、
しきし、値ＶＴＨｖで状態変化検出回路５で状態変化が
検出されると状態変化検出信号◎を出力し、次のフリッ
プフロップ回路８を動作させ、その出力◎はＯＲゲート
を経てモノマルチノゞィブレータ１７を駆動する、ここ
でＴａ幅のパルス■が出力され、信号線１１、共通バス
１４を経てＣＰＵ１５に入力される。ＣＰＵ１５でこの
パルス■を検出し、データ選択信号弥富を共通バス１４
、信号線１２を経てセレクタ７に入力する。この時の信
号■には各素子の遅れ△ｔを含んでいる。セレクタ７に
はすでに新データが入力されていてこの読み出し信号■
でデータが読み出される。以上の如くセレク夕に入力さ
れたデ−夕を含んだ接点情報△ｔ＋Ｔａ時間後にセレク
タ７より読み出されＣＰＵ１５で処理されて表示器１６
に表示される。以上本発明ではーデータ回路１−１に使
用したバッファの省略を説明したが多数のデータ回路が
接続される場合バッファも増加するので、バッファの省
略は機器設計上有利となる。
第１図は従来例、第２図はそのタイムチャ−ト、第３図
は本発明の実施例、第４図はそのタイムチャートを示す
。 図１−１，１−２はデータ信号線、２−１，２一２はノ
イズフィル夕、３，４はバッファ、５，６は状態変化検
出回路、７はセレクタ、８，９はフリツプフロツプ、１
０はＯＲゲート、１１，１２，１３は信号線、１４は
共通バス１５はＣＰＵ、１６は表示器、１７は時間幅Ｔ
ａのパルスを出力するモノマルチバイブレータである。
兼／図 移之図 礎３図 ※チ図
は本発明の実施例、第４図はそのタイムチャートを示す
。 図１−１，１−２はデータ信号線、２−１，２一２はノ
イズフィル夕、３，４はバッファ、５，６は状態変化検
出回路、７はセレクタ、８，９はフリツプフロツプ、１
０はＯＲゲート、１１，１２，１３は信号線、１４は
共通バス１５はＣＰＵ、１６は表示器、１７は時間幅Ｔ
ａのパルスを出力するモノマルチバイブレータである。
兼／図 移之図 礎３図 ※チ図
Claims (1)
- １ データ端末よりの接点情報をフイルタを介して状態
変化検出部とセレクタに入力し、該状態変化検出部で状
態変化が検出されれば該検出信号にてデータ処理装置に
割込み信号として前記状態変化検出信号を入力させ、該
データ処理装置は該状態変化検出信号により該セレクタ
より該接点情報を読み取る状態変化検出回路において、
該フイルタ出力が変化した時該状態変化検出部が先に動
作する様に、該状態変化検出部と該セレクタの動作しき
い値を異ならせておき、更に該状態変化検出部の出力信
号をモノマルチバイブレータを用いて遅延させることを
特徴とした状態変化検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6985181A JPS6041393B2 (ja) | 1981-05-08 | 1981-05-08 | 状態変化検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6985181A JPS6041393B2 (ja) | 1981-05-08 | 1981-05-08 | 状態変化検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57182834A JPS57182834A (en) | 1982-11-10 |
| JPS6041393B2 true JPS6041393B2 (ja) | 1985-09-17 |
Family
ID=13414722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6985181A Expired JPS6041393B2 (ja) | 1981-05-08 | 1981-05-08 | 状態変化検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041393B2 (ja) |
-
1981
- 1981-05-08 JP JP6985181A patent/JPS6041393B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57182834A (en) | 1982-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910014713A (ko) | 2개의 비동기 펄스간의 시간을 측정하는 방법 및 시간 측정 회로 | |
| JPH027530B2 (ja) | ||
| KR950010770B1 (ko) | 광폭의 데이터전송장치에 있어서 에러검출 및 정정회로 | |
| KR920007349A (ko) | 디지틀 펄스 처리장치 | |
| JP2532740B2 (ja) | アドレス遷移検出回路 | |
| JPH0133052B2 (ja) | ||
| JPH0563524A (ja) | 信号入力回路 | |
| JP2002271427A (ja) | ノイズ除去回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JP2581254B2 (ja) | 逓倍器 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JP2638014B2 (ja) | 信号検出回路 | |
| JPH08237099A (ja) | ノイズ検出装置 | |
| JP2002062948A (ja) | クロック切換装置 | |
| JPH06209243A (ja) | デューティファクタ補償回路 | |
| CN119961106A (zh) | 时序检测电路、芯片、电子设备和时序检测方法 | |
| JPH0888560A (ja) | データ検出装置 | |
| JPS63201954A (ja) | デイスク装置のアドレスマ−ク検出回路 | |
| JPS62133841A (ja) | 非同期直列方式デ−タ通信システム | |
| JPH0335334A (ja) | 情報処理装置 | |
| JPH0219772A (ja) | パルス振幅データサンプリング回路 | |
| JPH087185A (ja) | アラーム監視回路 | |
| JPH0591148A (ja) | 信号断検出回路 | |
| JPH07234827A (ja) | パケット通信インタフェース装置のタイマ機構 |