JPH0591148A - 信号断検出回路 - Google Patents
信号断検出回路Info
- Publication number
- JPH0591148A JPH0591148A JP27736891A JP27736891A JPH0591148A JP H0591148 A JPH0591148 A JP H0591148A JP 27736891 A JP27736891 A JP 27736891A JP 27736891 A JP27736891 A JP 27736891A JP H0591148 A JPH0591148 A JP H0591148A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- interval
- pulse
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 46
- 238000012544 monitoring process Methods 0.000 claims description 18
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】
【目的】 ディジタル論理回路で構成することでＬＳＩ
化が図れ、小型化できる信号断検出回路を提供する。 【構成】 信号断検出用の監視インターバル信号Ｓ２を
生成するインターバル生成回路１と、このインターバル
生成回路１からの監視インターバル信号Ｓ２に基づき、
入力される被監視信号パルスＳ３を監視インターバル区
間内で計数するパルス計数回路と、このパルス計数回路
の計数結果を監視インターバル区間毎に判定し、信号断
検出情報Ｓ６を出力する判定回路とを備え、パルス計数
回路と判定回路とはそれぞれフリップフロップ回路２
Ａ，３Ａで構成される。
化が図れ、小型化できる信号断検出回路を提供する。 【構成】 信号断検出用の監視インターバル信号Ｓ２を
生成するインターバル生成回路１と、このインターバル
生成回路１からの監視インターバル信号Ｓ２に基づき、
入力される被監視信号パルスＳ３を監視インターバル区
間内で計数するパルス計数回路と、このパルス計数回路
の計数結果を監視インターバル区間毎に判定し、信号断
検出情報Ｓ６を出力する判定回路とを備え、パルス計数
回路と判定回路とはそれぞれフリップフロップ回路２
Ａ，３Ａで構成される。
Description
【０００１】
【産業上の利用分野】本発明は、論理回路で構成できる
信号断検出回路に関する。
信号断検出回路に関する。
【０００２】
【従来の技術】従来の信号断検出回路は、図４に示すよ
うに被監視信号検出回路１０と識別回路１１からなり、
被監視信号検出回路１０は抵抗とコンデンサによる時定
数回路を用いたアナログ回路によって構成されている。
うに被監視信号検出回路１０と識別回路１１からなり、
被監視信号検出回路１０は抵抗とコンデンサによる時定
数回路を用いたアナログ回路によって構成されている。
【０００３】この信号断検出回路では、図５にタイミン
グチャートを示すように被監視信号検出回路１０におい
て抵抗とコンデンサの時定数で定められる監視インター
バルの区間内に被監視信号パルスＵ１が無いことを検出
する。被監視信号Ｕ１が有る場合は、被監視信号検出回
路１０からはハイレベル（“Ｈ“）の検出信号Ｕ２が出
力され、信号断により被監視信号Ｕ１が検出されない場
合、検出信号Ｕ２は監視インターバルの間、徐々にロー
レベル（“Ｌ“）に近付き、その後“Ｌ“を出力する。
識別回路１１は、被監視信号検出回路１０からの出力信
号が“Ｌ“となったことを識別し、このとき信号断を示
す“Ｌ“の信号断検出信号Ｕ３を出力する。出力信号が
“Ｈ“の正常時は、信号断検出信号Ｕ３は“Ｈ“を出力
する。
グチャートを示すように被監視信号検出回路１０におい
て抵抗とコンデンサの時定数で定められる監視インター
バルの区間内に被監視信号パルスＵ１が無いことを検出
する。被監視信号Ｕ１が有る場合は、被監視信号検出回
路１０からはハイレベル（“Ｈ“）の検出信号Ｕ２が出
力され、信号断により被監視信号Ｕ１が検出されない場
合、検出信号Ｕ２は監視インターバルの間、徐々にロー
レベル（“Ｌ“）に近付き、その後“Ｌ“を出力する。
識別回路１１は、被監視信号検出回路１０からの出力信
号が“Ｌ“となったことを識別し、このとき信号断を示
す“Ｌ“の信号断検出信号Ｕ３を出力する。出力信号が
“Ｈ“の正常時は、信号断検出信号Ｕ３は“Ｈ“を出力
する。
【０００４】
【発明が解決しようとする課題】上述した従来の信号断
検出回路は、被監視信号検出回路１０が抵抗とコンデン
サを用いたアナログ回路によって構成されているので、
ＬＳＩ化（大規模集積回路化）ができず、回路部品を外
付けとしなければならないことで、小型化が図れないと
いう問題点があった。
検出回路は、被監視信号検出回路１０が抵抗とコンデン
サを用いたアナログ回路によって構成されているので、
ＬＳＩ化（大規模集積回路化）ができず、回路部品を外
付けとしなければならないことで、小型化が図れないと
いう問題点があった。
【０００５】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、ディジタ
ル論理回路で構成することでＬＳＩ化が図れ、小型化で
きる信号断検出回路を提供することを目的とする。
課題を解決するために提案されたものであり、ディジタ
ル論理回路で構成することでＬＳＩ化が図れ、小型化で
きる信号断検出回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明による信号断検出回路は、信号断検出用の監視
インターバル信号を生成するインターバル生成回路と、
このインターバル生成回路からの監視インターバル信号
に基づき、入力される被監視信号パルスを監視インター
バル区間内で計数するパルス計数回路と、このパルス計
数回路の計数結果を監視インターバル区間毎に判定し、
信号断検出情報を出力する判定回路とを備える構成とし
てあり、好もしくはパルス計数回路と判定回路とをフリ
ップフロップ回路で構成してある。
に本発明による信号断検出回路は、信号断検出用の監視
インターバル信号を生成するインターバル生成回路と、
このインターバル生成回路からの監視インターバル信号
に基づき、入力される被監視信号パルスを監視インター
バル区間内で計数するパルス計数回路と、このパルス計
数回路の計数結果を監視インターバル区間毎に判定し、
信号断検出情報を出力する判定回路とを備える構成とし
てあり、好もしくはパルス計数回路と判定回路とをフリ
ップフロップ回路で構成してある。
【０００７】
【作用】上述した構成によれば、パルス計数回路で監視
インターバル区間内に被監視信号パルスが全く計数され
なかった場合に、判定回路ではパルス計数回路の計数結
果に基づき、信号断の検出情報を出力することができ
る。インターバル生成回路、パルス計数回路および判定
回路は論理回路で構成することができるので、信号断検
出回路の集積回路化が図れる。
インターバル区間内に被監視信号パルスが全く計数され
なかった場合に、判定回路ではパルス計数回路の計数結
果に基づき、信号断の検出情報を出力することができ
る。インターバル生成回路、パルス計数回路および判定
回路は論理回路で構成することができるので、信号断検
出回路の集積回路化が図れる。
【０００８】
【実施例】以下、本発明による信号断検出回路の具体的
な実施例を図面に基づき詳細に説明する。図１のブロッ
ク図に、この信号断検出回路の基本的な構成を示す。こ
の図で、インターバル生成回路１では、入力信号Ｓ１か
ら監視インターバル信号Ｓ２を生成してパルス計数回路
２に出力するとともに、このインターバル信号Ｓ２と同
一周期の信号Ｓ５を判定回路３に出力する。パルス計数
回路２では入力される監視インターバル信号Ｓ２に基づ
いて、この監視インターバル信号間隔内の被監視信号パ
ルスＳ３を計数し、計数結果である検出信号Ｓ４を判定
回路３に出力する。判定回路３では、監視インターバル
区間毎にこの検出信号Ｓ４の状態を調べ、信号断検出情
報Ｓ６を出力する。
な実施例を図面に基づき詳細に説明する。図１のブロッ
ク図に、この信号断検出回路の基本的な構成を示す。こ
の図で、インターバル生成回路１では、入力信号Ｓ１か
ら監視インターバル信号Ｓ２を生成してパルス計数回路
２に出力するとともに、このインターバル信号Ｓ２と同
一周期の信号Ｓ５を判定回路３に出力する。パルス計数
回路２では入力される監視インターバル信号Ｓ２に基づ
いて、この監視インターバル信号間隔内の被監視信号パ
ルスＳ３を計数し、計数結果である検出信号Ｓ４を判定
回路３に出力する。判定回路３では、監視インターバル
区間毎にこの検出信号Ｓ４の状態を調べ、信号断検出情
報Ｓ６を出力する。
【０００９】つぎに、図２に示す具体的な信号断検出回
路を説明する。この信号断検出回路では、パルス計数回
路２が最も簡単なＤ型フリップフロップ回路２Ａで構成
され、判定回路３もフリップフロップ回路３Ａで構成さ
れている。この図で、インターバル生成回路１では入力
信号Ｓ１を分周して、図２のタイミングチャートに示す
ような監視インターバル信号Ｓ２を生成し、フリップフ
ロップ回路２Ａに出力するとともに、このインターバル
信号Ｓ２と同一周期の判定信号Ｓ５をフリップフロップ
回路３Ａに出力する。
路を説明する。この信号断検出回路では、パルス計数回
路２が最も簡単なＤ型フリップフロップ回路２Ａで構成
され、判定回路３もフリップフロップ回路３Ａで構成さ
れている。この図で、インターバル生成回路１では入力
信号Ｓ１を分周して、図２のタイミングチャートに示す
ような監視インターバル信号Ｓ２を生成し、フリップフ
ロップ回路２Ａに出力するとともに、このインターバル
信号Ｓ２と同一周期の判定信号Ｓ５をフリップフロップ
回路３Ａに出力する。
【００１０】パルス計数回路２を構成するフリップフロ
ップ回路２Ａでは、監視インターバル信号Ｓ２の入力に
より、このインターバル信号Ｓ２が“Ｌ“のときにイン
ターバル単位で初期化を行なう。フリップフロップ回路
２Ａのデータ端子には常時“Ｈ“が入力されており、初
期化後にインターバル区間内に被監視信号Ｓ３が少なく
とも１パルス入力された場合、フリップフロップ回路２
Ａは、正常を示す“Ｈ“の検出信号Ｓ４を出力する。一
方、初期化後のインターバル区間内に被監視信号Ｓ３が
全く入力されなかった場合、信号断を示す“Ｌ“の検出
信号Ｓ４を出力する。
ップ回路２Ａでは、監視インターバル信号Ｓ２の入力に
より、このインターバル信号Ｓ２が“Ｌ“のときにイン
ターバル単位で初期化を行なう。フリップフロップ回路
２Ａのデータ端子には常時“Ｈ“が入力されており、初
期化後にインターバル区間内に被監視信号Ｓ３が少なく
とも１パルス入力された場合、フリップフロップ回路２
Ａは、正常を示す“Ｈ“の検出信号Ｓ４を出力する。一
方、初期化後のインターバル区間内に被監視信号Ｓ３が
全く入力されなかった場合、信号断を示す“Ｌ“の検出
信号Ｓ４を出力する。
【００１１】判定回路３を構成するフリップフロップ回
路３Ａでは、監視インターバル信号Ｓ２で初期化される
直前の検出信号Ｓ４を判定信号Ｓ５の入力により判定
し、正常であれば“Ｈ“の信号断検出情報Ｓ６を出力
し、信号断が判定された場合は、“Ｌ“の信号断検出情
報Ｓ６を出力する。
路３Ａでは、監視インターバル信号Ｓ２で初期化される
直前の検出信号Ｓ４を判定信号Ｓ５の入力により判定
し、正常であれば“Ｈ“の信号断検出情報Ｓ６を出力
し、信号断が判定された場合は、“Ｌ“の信号断検出情
報Ｓ６を出力する。
【００１２】なお、本発明は上述した実施例に限定され
るものではなく、要旨の範囲内で種々の変形実施が可能
である。
るものではなく、要旨の範囲内で種々の変形実施が可能
である。
【００１３】
【発明の効果】以上説明したように本発明によれば、従
来アナログ回路で構成していた信号断検出回路を、ディ
ジタル論理回路により構成できるようにしたので、ＬＳ
Ｉ化が図れるようになり、実装回路を小型化できるよう
になった。
来アナログ回路で構成していた信号断検出回路を、ディ
ジタル論理回路により構成できるようにしたので、ＬＳ
Ｉ化が図れるようになり、実装回路を小型化できるよう
になった。
【図１】本発明による信号断検出回路の基本的な構成を
示すブロック図である。
示すブロック図である。
【図２】具体的な信号断検出回路の一実施例を示すブロ
ック図である。
ック図である。
【図３】図２の信号断検出回路の動作を示すタイミング
チャートである。
チャートである。
【図４】従来の信号断検出回路を示すブロック図であ
る。
る。
【図５】従来の信号断検出回路の動作を示すタイミング
チャートである。
チャートである。
１ インターバル生成回路 ２ パルス生成回路 ２Ａ フリップフロップ回路 ３ 判定回路 ３Ａ フリップフロップ回路 Ｓ１ 入力信号 Ｓ２ 監視インターバル信号 Ｓ３ 被監視信号 Ｓ４ 検出信号 Ｓ５ 判定信号 Ｓ６ 信号断検出情報
Claims (2)
- 【請求項１】 信号断検出用の監視インターバル信号を
生成するインターバル生成回路と、 このインターバル生成回路からの監視インターバル信号
に基づき、入力される被監視信号パルスを監視インター
バル区間内で計数するパルス計数回路と、 このパルス計数回路の計数結果を監視インターバル区間
毎に判定し、信号断検出情報を出力する判定回路とを備
えることを特徴とする信号断検出回路。 - 【請求項２】 上記パルス計数回路と上記判定回路とが
フリップフロップ回路により構成されることを特徴とす
る請求項１記載の信号断判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27736891A JPH0591148A (ja) | 1991-09-27 | 1991-09-27 | 信号断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27736891A JPH0591148A (ja) | 1991-09-27 | 1991-09-27 | 信号断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591148A true JPH0591148A (ja) | 1993-04-09 |
Family
ID=17582555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27736891A Pending JPH0591148A (ja) | 1991-09-27 | 1991-09-27 | 信号断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0591148A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257323B2 (en) | 2001-11-21 | 2007-08-14 | Nec Corporation | Signal-off detection circuit and optical receiving device using the same |
-
1991
- 1991-09-27 JP JP27736891A patent/JPH0591148A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257323B2 (en) | 2001-11-21 | 2007-08-14 | Nec Corporation | Signal-off detection circuit and optical receiving device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020008548A1 (en) | Device for detecting abnormality of clock signal | |
| JPH0591148A (ja) | 信号断検出回路 | |
| EP0673121B1 (en) | Phase lock detector | |
| KR100192775B1 (ko) | 클럭의 유무 판별 장치 | |
| JP2921494B2 (ja) | 発振回路 | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| US5966034A (en) | Method and device for the filtering of a pulse signal | |
| JP2591210B2 (ja) | 信号検出回路 | |
| JP2538762B2 (ja) | クロック断検出回路 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JPH0537573A (ja) | データ断検出回路 | |
| KR100207481B1 (ko) | 데이터 검출을 위한 검출 시간 조정 장치 | |
| JPH09134593A (ja) | 半導体集積回路装置 | |
| JP2687793B2 (ja) | ヒステリシス付き誤り率警報回路 | |
| JPH09238056A (ja) | パルス幅制御回路 | |
| JPS58182352A (ja) | デジタルデ−タ受信回路 | |
| JPS61257038A (ja) | フレ−ム同期回路 | |
| JPH0540645A (ja) | パリテイ計数回路 | |
| JPS59183545A (ja) | 周期検出回路 | |
| JPH09251594A (ja) | アラーム検出回路 | |
| JPH02117246A (ja) | Ｐｃｍ入力断検出回路 | |
| JP2001148623A (ja) | 誤動作防止方法及びその回路 | |
| JPS63101918A (ja) | クロツク断検出回路 |