JPS6041777B2 - プログラム処理監視方式 - Google Patents
プログラム処理監視方式Info
- Publication number
- JPS6041777B2 JPS6041777B2 JP53010952A JP1095278A JPS6041777B2 JP S6041777 B2 JPS6041777 B2 JP S6041777B2 JP 53010952 A JP53010952 A JP 53010952A JP 1095278 A JP1095278 A JP 1095278A JP S6041777 B2 JPS6041777 B2 JP S6041777B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- clock
- count
- monitoring
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はＣＰＵのプログラム処理監視方式に関する。
多重並行処理のリアルタイム制御システムでは予想出
来ない原因によりプログラムが暴走したり、連続的にル
ープ状態に入り込んで正常な制御動作を行わず、最悪の
場合は誤動作による制御対象システムの破壊等の事態が
起る可能性がある。リアルタイムのシステムにおいては
、常に正常な処理動作を行つているかを監視し、異常時
にはフェイルセーフ装置を動作させなければならない。
従来プログラムのメインループの処理時間より少し長い
時間でタイマアップする監視タイマを設け、プログラム
の途中で、１ループごとにタイマリセット命令を行いタ
イマがタイムアップすると異常と判断して警報を出す監
視方式がある。この方式ではＣＰＵとその周辺機器で共
通に使用するクロックが障害になると、プログラム処理
の異常は検出不能になるし、それぞれ別個のクロックを
使用している場合は、両方のクロックが正常であるこ
とを確める別の手段が必要である。 本発明はこのよう
な欠点を除くプログラム処理監視方式の提供を目的とし
、周辺機器のクロックで第一の監視タイマおよび第二の
監視タイマのカウントを進ませ、また、同クロックで第
三の監視タイマをリセットを行なわせ、また、プログラ
ムの途中に第一の監視タイマのリセット命令、第二の監
視タイマのリセット命令および第三の監視タイマのカウ
ントを進める命令を挿入し、ＣＰＵと周辺機器用クロッ
クとを相互監視することを特徴とする。
来ない原因によりプログラムが暴走したり、連続的にル
ープ状態に入り込んで正常な制御動作を行わず、最悪の
場合は誤動作による制御対象システムの破壊等の事態が
起る可能性がある。リアルタイムのシステムにおいては
、常に正常な処理動作を行つているかを監視し、異常時
にはフェイルセーフ装置を動作させなければならない。
従来プログラムのメインループの処理時間より少し長い
時間でタイマアップする監視タイマを設け、プログラム
の途中で、１ループごとにタイマリセット命令を行いタ
イマがタイムアップすると異常と判断して警報を出す監
視方式がある。この方式ではＣＰＵとその周辺機器で共
通に使用するクロックが障害になると、プログラム処理
の異常は検出不能になるし、それぞれ別個のクロックを
使用している場合は、両方のクロックが正常であるこ
とを確める別の手段が必要である。 本発明はこのよう
な欠点を除くプログラム処理監視方式の提供を目的とし
、周辺機器のクロックで第一の監視タイマおよび第二の
監視タイマのカウントを進ませ、また、同クロックで第
三の監視タイマをリセットを行なわせ、また、プログラ
ムの途中に第一の監視タイマのリセット命令、第二の監
視タイマのリセット命令および第三の監視タイマのカウ
ントを進める命令を挿入し、ＣＰＵと周辺機器用クロッ
クとを相互監視することを特徴とする。
本方式でプログラムを動作させると、正常なループを
正常な時間で動作していると、第一、第二の監視タイマ
はクロックによつてカウントは進むが、カウントアップ
するよりも短い時間の間に監視タイマリセット命令が行
われ、カウントがクリアされる。
正常な時間で動作していると、第一、第二の監視タイマ
はクロックによつてカウントは進むが、カウントアップ
するよりも短い時間の間に監視タイマリセット命令が行
われ、カウントがクリアされる。
また第三の監視タイマは、ＣＰＵの命令によつてカウン
トが進むが周辺機器用クロック−によつてクリアされて
カウントアップしない。周辺用クロックが正常でＣＰＵ
が異常なループを回つた場合、第一のタイマリセット命
令もしくは第二のタイマリセット命令が一定の時間たつ
ても出ないため、第一もしくは第二の監視タイマがタイ
ムアップしてシステム警報を発する。周辺機器用クロッ
クが異常でＣＰＵが正常動作と行つている場合、第三の
監視タイマはＣＰＵの命令によつてカウントは進んでタ
イムアップしてシステム警報を発する。以下、図面を用
いて詳しく説明する。
トが進むが周辺機器用クロック−によつてクリアされて
カウントアップしない。周辺用クロックが正常でＣＰＵ
が異常なループを回つた場合、第一のタイマリセット命
令もしくは第二のタイマリセット命令が一定の時間たつ
ても出ないため、第一もしくは第二の監視タイマがタイ
ムアップしてシステム警報を発する。周辺機器用クロッ
クが異常でＣＰＵが正常動作と行つている場合、第三の
監視タイマはＣＰＵの命令によつてカウントは進んでタ
イムアップしてシステム警報を発する。以下、図面を用
いて詳しく説明する。
第１図は従来の方式で１３，１７はタイマ、１２，１６
はリセット入力端子、１１０，１１１はクロック入力端
子、１４，１８はカウントアップ出力端子、１１３はオ
ア回路を示す。１９端子にクロックを与えると１３，１
７はカウントを進める。
はリセット入力端子、１１０，１１１はクロック入力端
子、１４，１８はカウントアップ出力端子、１１３はオ
ア回路を示す。１９端子にクロックを与えると１３，１
７はカウントを進める。
もし端子１１および端子１５に定期的にリセット信号が
与えられていると端子１４および端子１８には、カウン
トアップ出力が出力されず、端子１１２に警報は出力さ
れない。いま端子１１に与えられていた定期的リセット
信号が停止すると、タイマ１３はタイムアツフ化て端子
１４にタイムアップ出力が出る。１１３のオア回路が働
き端子１１２に警報を出力する。
与えられていると端子１４および端子１８には、カウン
トアップ出力が出力されず、端子１１２に警報は出力さ
れない。いま端子１１に与えられていた定期的リセット
信号が停止すると、タイマ１３はタイムアツフ化て端子
１４にタイムアップ出力が出る。１１３のオア回路が働
き端子１１２に警報を出力する。
一方端子１５に与えられるリセット信号が停止しても同
様である。しかし従来の方式では１９に与えられるクロ
ックが停止すれば監視の機能を果さない。第２図は本発
明による方式で２３，２７，２１７はタイマ、２２，２
６，２１４はリセット入力端子、２１０，２１１，２１
６はクロック入力端子、２１３はオア回路、２１９は微
分回路を示す。
様である。しかし従来の方式では１９に与えられるクロ
ックが停止すれば監視の機能を果さない。第２図は本発
明による方式で２３，２７，２１７はタイマ、２２，２
６，２１４はリセット入力端子、２１０，２１１，２１
６はクロック入力端子、２１３はオア回路、２１９は微
分回路を示す。
端子２９に入力されたクロックがクロック入力端子２１
０，２１１に与えられ、２３，２７のタイマがカウント
を進め、２１，２５から定期的に入力されるカウントリ
セット信号によりタイマ２３，２７は、第１図で説明し
たと同じようにカウントアップしない。一方、２１７の
タイマは２１５から入力されるタイマ進行命令でカウン
トが進むが、２９から入力されたクロックにより端子２
１４にリセット命令が入り２１８にカウントアップ出力
が出力されない。端子２１もしくは端子２５に定期的に
リセット命令が来なくなれば、第１図の場合と同様にタ
イマ２３もしくは２７がタイムアップして端子２１２に
警報が出る。一方、端子２９のクロックが断になればタ
イマ２３，２７は停止して２４，２８にタイムアップ出
力が出ないが、２１５にタイマ進行命令が出るごとにタ
イマのカウントは進み、カウントアップして２１８にカ
ウントアップ出力が出て、２１３のオア回路でオアがと
られ、２１２に警報出力が出る。２１９はクロックがリ
セット側の極性で障害になつたときにも、動作するよう
微分回路を採用している。
０，２１１に与えられ、２３，２７のタイマがカウント
を進め、２１，２５から定期的に入力されるカウントリ
セット信号によりタイマ２３，２７は、第１図で説明し
たと同じようにカウントアップしない。一方、２１７の
タイマは２１５から入力されるタイマ進行命令でカウン
トが進むが、２９から入力されたクロックにより端子２
１４にリセット命令が入り２１８にカウントアップ出力
が出力されない。端子２１もしくは端子２５に定期的に
リセット命令が来なくなれば、第１図の場合と同様にタ
イマ２３もしくは２７がタイムアップして端子２１２に
警報が出る。一方、端子２９のクロックが断になればタ
イマ２３，２７は停止して２４，２８にタイムアップ出
力が出ないが、２１５にタイマ進行命令が出るごとにタ
イマのカウントは進み、カウントアップして２１８にカ
ウントアップ出力が出て、２１３のオア回路でオアがと
られ、２１２に警報出力が出る。２１９はクロックがリ
セット側の極性で障害になつたときにも、動作するよう
微分回路を採用している。
第３図に本システムのプログラムのフローチャートを示
す。
す。
クロックでカウントが進み命令でリセットするタイマは
、複数個設定し、プログラムの進行を精密に監視するこ
とが可能である。本システムの周辺機器用クロックは自
己システムＣＰＵ動作用のクロックとは別のクロックを
作成して、精度の高いシステムを作ることが出来るが、
フエイルセイフ装置の作動時間に余裕のある場合は、相
作側装置から伝送されて来るパルスもしくは商用電源か
ら５０Ｈｚ／６０Ｈｚを採取してクロックとし、システ
ムの簡素化も図れる。また精度の高いループ監視をする
場合は、第一、第二の監視タイマに相当するタイマを増
やし、ループの各所で監視することが可能である。図面
の簡単な説明第１図は従来の監視方式を示し、第２図は
本発明による一実施例を示し、第３図はシステムとして
のプログラムのフローチャートを示す。
、複数個設定し、プログラムの進行を精密に監視するこ
とが可能である。本システムの周辺機器用クロックは自
己システムＣＰＵ動作用のクロックとは別のクロックを
作成して、精度の高いシステムを作ることが出来るが、
フエイルセイフ装置の作動時間に余裕のある場合は、相
作側装置から伝送されて来るパルスもしくは商用電源か
ら５０Ｈｚ／６０Ｈｚを採取してクロックとし、システ
ムの簡素化も図れる。また精度の高いループ監視をする
場合は、第一、第二の監視タイマに相当するタイマを増
やし、ループの各所で監視することが可能である。図面
の簡単な説明第１図は従来の監視方式を示し、第２図は
本発明による一実施例を示し、第３図はシステムとして
のプログラムのフローチャートを示す。
２３，２７，２１７はタイマ、２２，２６，２１４はリ
セット入力端子、２１０，２１１，２１６はクロック入
力端子、２１３はオア回路、２１９は微分回路。
セット入力端子、２１０，２１１，２１６はクロック入
力端子、２１３はオア回路、２１９は微分回路。
Claims (1)
- １ 周辺機器用のクロックで第一の監視タイマおよび第
二の監視タイマのカウントを進ませ、該クロックで第三
の監視タイマをリセットを行なわせ、ＣＰＵのプログラ
ムの途中に該第一の監視タイマのリセット命令、該第二
の監視タイマのリセット命令および該第三の監視タイマ
のカウントを進める命令を挿入し、該第一、第二および
第三の監視タイマのカウントアップ信号を警報として用
いるようにした、プログラム処理監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53010952A JPS6041777B2 (ja) | 1978-02-01 | 1978-02-01 | プログラム処理監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53010952A JPS6041777B2 (ja) | 1978-02-01 | 1978-02-01 | プログラム処理監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54103647A JPS54103647A (en) | 1979-08-15 |
| JPS6041777B2 true JPS6041777B2 (ja) | 1985-09-18 |
Family
ID=11764520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53010952A Expired JPS6041777B2 (ja) | 1978-02-01 | 1978-02-01 | プログラム処理監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041777B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0359383A (ja) * | 1989-07-28 | 1991-03-14 | Sanyo Electric Co Ltd | 低温庫 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773418A (en) * | 1980-10-27 | 1982-05-08 | Yamatake Honeywell Co Ltd | Watchdog timer |
| JPS58169259A (ja) * | 1982-03-31 | 1983-10-05 | Nec Home Electronics Ltd | マイクロコンピユ−タの動作監視回路 |
| JPS62259149A (ja) * | 1986-05-02 | 1987-11-11 | Toshiba Corp | 暴走解除方式 |
| JPH05299315A (ja) * | 1992-04-20 | 1993-11-12 | Nec Kyushu Ltd | 半導体装置の製造装置 |
-
1978
- 1978-02-01 JP JP53010952A patent/JPS6041777B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0359383A (ja) * | 1989-07-28 | 1991-03-14 | Sanyo Electric Co Ltd | 低温庫 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54103647A (en) | 1979-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6041777B2 (ja) | プログラム処理監視方式 | |
| JPS60258656A (ja) | マイクロプロセツサリセツト回路 | |
| JPS5920061A (ja) | ウオツチ・ドツグ・タイマ | |
| JPS54162940A (en) | Computer supervisory device | |
| JPH0740233B2 (ja) | デ−タプロセッサの再スタ−ト制御方式 | |
| JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
| JPS62145336A (ja) | 計算機システムのプログラムル−プ検出方式 | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JPH04155543A (ja) | マイコン誤動作自己検知方式 | |
| JPS62168204A (ja) | デジタル制御装置 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPH04182842A (ja) | タイマ監視方式 | |
| JPH01293037A (ja) | 監視装置 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPS626262B2 (ja) | ||
| JPS6320548A (ja) | Ｃｐｕのス−パ−バイザ／リセツト回路 | |
| JPS5835291B2 (ja) | マイクロプロセッサの暴走に対する自動リセット装置 | |
| JPS55150051A (en) | Fault detecting system | |
| JPS5868166A (ja) | プロセツサ異常監視装置 | |
| JPS605356A (ja) | 自己監視タイマ方式 | |
| JPS61148565A (ja) | ビル管理システムの再起動方法 | |
| JPH0289136A (ja) | マイクロプロセツサの再起動方式 | |
| JPS5680717A (en) | Actuation control system of arithmetic processor | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPS5821955A (ja) | 緊急制御方式 |