JPS60258656A - マイクロプロセツサリセツト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、マイクロプロセッサを備えた各種システムに
おけるマイクロプロセッサリセット回路に関する。

従来技術 従来マイクロプロセッサのリセットは、手動の押しボタ
ンスイッチ等の押動によって行なうのが一般的である。

しかし、このような手動方式では、マイクロプロセッサ
を使用したシステムが無人の建屋に設置されていて、雑
音等による暴走が発生した場合には、早急な復１日処理
が困難であるという欠点がある。

また、マイクロプロセッサのアドレスバス上のアドレス
情報の変化状態を監視してプログラムの進行を推測し、
周期的に現われるべき特定のアドレス情報が、あらかじ
め定められた一定時間以上検出されない場合には、マイ
クロプロセッサをリセットさせる方式もあるが、この方
式は、以下に述べるような場合には、マイクロプロセッ
サがリセットされず、所定の処理が行なわれないという
欠点がある。

例えば、マイクロプロセッサの内部レジスタの内容を外
部周辺回路の制御ｌ＠号として用いて外部周辺回路から
割込み信号を発生させて処理を進め、割込みが発生しな
い場合はそのルーチンを繰返すというような場合に、雑
音等の外乱によって上記内部レジスタの内容が破壊され
ると、マイクロプロセッサからは正常なアドレス情報が
出力されるか、らリセットはされないが、上記内部レジ
スタの内容が破壊されているために所定の処理を行なう
ことができないという不都合がある。このような不都合
をすべて検出できるような特定のアドレスを選定するこ
とは非常に困難であり、またプログラム作成上の大きな
制約となる。

発明の目的 本発明の目的は、上述の従来の欠点を解決し、外乱雑音
等によるマイクロプロセッサの暴走を早急に正常状態に
復帰させ、また、内部レジスタの復帰することを可能と
したマイクロプロセッサリセット回路を提供することに
ある。

発明の構成 本発明のマイクロプロセッサリセット回路は、マイクロ
プロセッサから供給される書込み制御信号によってデー
タバス上の信号を書込み該信号をあらかじめ定められた
特定のパターンと比較して一致を検出す゛ると後記カウ
ンタ回路をリセットするパターン検出回路と、該パター
ン検出回路の出力するリセット用信号によってリットさ
れ一定周期のクロック信号をカウントして、一定数のカ
ウントによりあらかじめ定められた一定時間を経過する
と前記マイクロプロセッサをリセットするためのパルス
を出力するカウンタ回路とを備えて、前記マイクロプロ
セッサは前記データバス上に一定周期で特定のパターン
を送出し、前記パターン検出回路が一定時間以内に前記
特定パターンを検出しないときは、前記カウンタ回路の
出力によって前記マイクロプロセッサがリセットされる
ことを特徴とする。

３、発明の詳細な説明 次に１本発明について、図面を参照して詳細に説明する
。

図は、本発明の一実施例を示すブロック図である。パタ
ーン検出回路２は、マイクロプロセッサ１のデータバス
Ｂｌ上の信号を入力し、信号線Ｓｌを介してマイクロプ
ロセッサ１から供給、される書込み制御信号によって上
記データを取込んで、あらかじめ定められた特定パター
ンと比較する。入力信号が特定パターンであれば、信号
線Ｓ２によってカウンタ回路３のリセット用信号を出力
し、特定パターンでなければリセット用信号を出力しな
い。

カウンタ回路３は、信号線Ｓ３から入力される一定周期
のクロック信号をカウントし、前記パターン検出回路２
から入力されるリセット用信号でリセットされる。従っ
て、マイクロプロセッサｌが正常に動作していて、デー
タバスＢ１　ヒに特定パターンの信号が一定周期で出力
され、かつ信号ｍｓ１より書込み制御信号が入力されて
いるときは、カウンタ回路３は、一定周期でリセットさ
れる。しかし、データバスＢｌ上に一定周期で特定パタ
ーンが出力されないか、または信号線Ｓ１から書込み制
御信号が一定時間以上入力されないときには、パターン
検出回路２からリセット用信号が出力されず、従ってカ
ウンタ回路３がクロック信号を一定数以上カウントする
ことにより、信号線Ｓ４にパルスを送出する。パルス発
生回路４は、カウンタ回路３からパルスが入力されると
、マイクロプロセッサｌをリセットするに十分な時間幅
のパルスを信号線Ｓ５に出力し、マイクロプロセッサｌ
はリセットされる。なお、上記特定パターンのデータは
、プログラム上の必ず通過する任意の番地に挿入されて
いて、該プログラムが正常に実行されているときは、前
記カウンタ回路３は一定時間以内にリセットされるから
、パルスを出力せず、従って、マイクロプロセッサｌが
リセットされることはない。

本実施例は、プログラムが暴走したようなときは、特定
パターンを検出しないことによってマイクロプロセッサ
ｌがリセットされる。また、所定の内部レジスタの内容
破壊による所定の処理の未実行も、上記特定パターンを
検出しないことによって容易に発見され、マイクロプロ
セッサのリセットによって、正常状態に復帰することが
可能である。すなわち、偶発的な障害は再実行により、
固定的な障害は、警報等による保守偵への通知により、
回復することができる。

なお、プログラムの任意の番地に特定パターンのデータ
を挿入することは容易であり、プログラム作成に支障を
与えないで、容易かつ完全なマイクロプロセッサリセッ
ト回路を提供することができる。

発明の効果 以上のように、本発明においては、プログラムの任意の
番地に特定のパターンのデータを挿入し、データバス上
に特定パターンの信号が一定時間以上出力されないとき
は、マイクロプロセッサをリセットするように構成した
から、マイクロプロセッサの暴走を早急に正常状態に復
帰させ、また、内部レジスタの内容破壊による所定の処
理の未実行からも容易に復帰することが可能となるとい
う効果を有する。

【図面の簡単な説明】

図は未発明の一実施例を示すブロック図である。 図において、ｌ：マイクロプロセッサ、２：パターン検
出回路、３：カウンタ回路、４：パルス発生回路、Ｂ１
：データバス、５１〜Ｓ５：信号線。 出願人　日本電気株式会社 代理人　弁理士　住田俊宗

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサから供給される書込み制御信号によ
   ってデータバス上の信号を書込み該信号をあらかじめ定
   められた特定のパターンと比較して一致を検出すると後
   記カウンタ回路をリセットするパターン検出回路と、該
   パターン検出回路の出力するリセット用信号によってリ
   ットされ一定周期のクロック信号をカウントして一定数
   のカウントによりあらかじめ定められた一定時間を経過
   すると前記マイクロプロセッサをリセットするためのパ
   ルスを出力するカウンタ回路とを備えて、前記マイクロ
   プロセッサは前記データバス上に一定周期で特定のパタ
   ーンを送出し、前記パターン検出回路が一定時間以内に
   前記特定パターンを検出しないときは、前記カウンタ回
   路の出力によって前記マイクロプロセッサかりセットさ
   れることを特徴とするマイクロプロセッサリセット回路
   。