JPS6042650B2 - 増幅回路 - Google Patents

Description

【発明の詳細な説明】 本発明は音響機器の出力段に使用される増幅回路に関
するものである。

音響機器の出力段に使用される増幅回路においては、
効率のよいＢ級動作となつている。

しかるに、効率がよいといつても、最大出力時で約７０
％程度であり、小出力時においてはさらに効率が低下す
る。したがつて、大出力の増幅回路においては、トラン
ジスタに多量の熱が発生し、放熱板を大きくしなければ
ならず、セットを組んだ場合セットが大型化する。 そ
こで、増幅回路を第１図および第２図に示すように構成
することが行われている。

第１図の場合は、入力信号源１１をトランジスタ１２、
１３のベースに接続し、このトランジスタ１２、１３の
エミッタを共通に接続して負荷１４を介して接地すると
ともに、トランジスタ１２のコレクタに電源端子１５を
直結し、トランジスタ１３のコレクタには抵抗１６を介
して電源端子１５を接続したものである。 第２図の場
合は、電源を、直列接続された第１の電源１７と第２の
電源１８に分け、第１の電源１７の正極をトランジスタ
１２のコレクタに接続するとともに、第２の電源１８の
正極をダイオード１９を介してトランジスタ１３のコレ
クタに接続し、その他は第１図と同様に接続される。

第１図の場合は、トランジスタ１２のコレクタに電源
端子１５を直結し、トランジスタ１３のコレクタに抵抗
１６を介して、電源端子１５を接続しているから、トラ
ンジスタ１２が高い電源電圧で動作し、トランジスタ１
３がそれより低い電源電圧で動作する。第２図の場合は
、直列接続された第１および第２の電源１７、１８の第
１の電源１７の正極をトランジスタ１２のコレクタに接
続するとともに、第２の電源１８の正極をダイオード１
９を介してトランジスタ１３のコレクタに接続するから
、この場合も第１および第２の電源１７、１８からなる
高い電源電圧でトランジスタ１２が動作し、トランジス
タ１３が第２の電源１８からなるそれより低い電源電圧
で動作する。したがつて、小出力時は、一対のトランジ
スタ１２、１３が負荷１４に対して並列接続となつて動
作し、一対のトランジスタ１２、１３で分担して負荷１
４に電流を流す。一方、大出力時は、電源電圧の低い方
のトランジスタ１３がオフまたは飽和し、他方のトラン
ジスタ１２を介して負荷１４に電流を供給することとな
名ものであり、上述のように小出力時、一対のトランジ
スタ１２，１３が並列接続されて分担して負荷１４に電
流を流すようになるので、効率が向上し、発熱量が減る
。しかるに、上記増幅回路では、大出力時にトランジス
タ１３がオフまたは飽和するもので、これは無駄であり
不経済である。本発明は上記の点に鑑みてなされたもの
で、小出力時に複数のトランジスタが負荷に対して並列
接続となつて動作するとともに、大出力時は複数のトラ
ンジスタが負荷に対して直列接続となつて動作、これに
より無駄がなくなつて経済的であり、しかもトランジス
タの熱損失を小さくして発熱量を少なく抑えることがで
き、したがつてトランジスタの信頼性も向上する増幅回
路を提供することを目的とする。

以下本発明の実施例を第３図乃至第１１図を参照して説
明する。

先ず、第３図において、２１は入力信号源で、この入力
信号源２１をバイアス手段たるＮＰＮ形のトランジスタ
２２のベースに接続し、このトランジスタ２２のエミッ
タをＮＰＮ形のトランジスタ２３のベースに接続すると
ともに、トランジスタ２２のコレクタを上記トランジス
タ２３とは逆導電型であるＰＮＰ形のトランジスタ２４
のベースに接続する。２５は電源端子で、この電源端子
２５を電圧降下手段たる抵抗２６を介して上記トランジ
スタ２３のコレクタに接続するとともに、上記トランジ
スタ２４のエミッタに直結する。

また、トランジスタ２４はコレクタを電圧降下手段たる
抵抗２７を介してトランジスタ２３のエミッタに接続し
、この接続部は負荷２８を介して接地する。さらに、ト
ランジスタ２４のコレクタとトランジスタ２３のコレク
タ間に切換手段としてのダイオード２９を接続しており
、こ．の場合トランジスタ２４のコレクタ側をアノード
、トランジスタ２３のコレクタ側をカソードにしてダイ
オード２９を接続する。上記ダイオード２９は後述の如
く上記トランジスタ２３，２４の接続状態を直列、又は
並列に切換接続するように作用する。次に、上記回路の
動作を説明する。

今、トランジスタ２２のベースに入力信号が供給される
と、このトランジスタ２２に電流が流れ、それはトラン
ジスタ２３，２４各々のベースバイアス電流となる。し
たがつて、トランジスタ２２，２３の電流増幅率倍のコ
レクタ電流がトランジスタ２３，２４に流れ、この電流
が負荷２８に流れるようになる。しかして、入力信号電
圧が小さい時、つまり小出力時はダイオード２９がオフ
状態に設定され、これによりトランジスタ２３，２４が
負荷２８に対して並列接続される。

そして、トランジスタ２３，２４に並列的に流れた電流
が合流して負荷２８に流れるもので、これを換言すれば
トランジスタ２３，２４で分担して負荷２８に電流を流
すものである。またこの場合、トランジスタ２３，２４
のコレクタ回路に直列的に挿入された抵抗２６，２７に
よつて電圧降下が生じ、トランジスタ２３のコレクタ電
位は接地電位に、トランジスタ２４のコレクタ電位は電
源電圧の電位に夫々接近させることができる。すなわち
、抵抗２６，２７によりトランジスタ２３，２４のコレ
クタ・エミッタ間電圧を低下せしめることができ、トラ
ンジスタ２３，２４の熱損失を小さくすることができる
。なお、この小出力時の等価回路を第４図に示す。次に
、入力信号電圧が大きくなり、大出力時になると、トラ
ンジスタ２３のコレクタ電位くトランジスタ２４のコレ
クタ電位となり、ダイオード２９がオンする。

したがつて、電源端子２５→トランジスタ２４→ダイオ
ード２９→トランジスタ２３と電流が流れ、この電流が
負荷２８に流れる。すなわち、トランジスタ２３，２４
は負荷２８に対して直列接続となつて動作する。なお、
この時抵抗２６はトランジスタ２４のエミッタとダイオ
ード２９のカソード間にこれらと並列に接続され、抵抗
２７はダイオード２９のアノードとトランジスタ２３の
エミッタ間にこれらと並列に接続されるもので、この抵
抗２６，２７にも電流が流れる。また、この大出力時の
等価回路を第５図に示す。したがつて、このような増幅
回路によれば、小出力時にトランジスタ２３，２４が負
荷２８に対して並列接続となつて動作するとともに、大
出力時にトランジスタ２３，２４が負荷２８に対して直
列接続となつて動作するものであり、いずれの場合もオ
フまたは飽和するトランジスタがないので無駄なく経済
的である。

また、小出力時、抵抗２６，２７によつてトランジスタ
２３，２４のコレクタ・エミッタ間電圧が下げられるこ
とによりこのトランジスタ２３，２４の熱損失が小さく
なるので発熱量を少なく抑えることができる。一方、大
出力時には、トランジスタ２３，２４が直列接続となる
から、トランジスタ２３，２４個々のコレクタ・エミッ
タ間電圧が小さくなり熱損失が小さくなるので発熱量を
少なく抑えることができるもので、これによりトランジ
スタ２３，２４の信頼性も向上する。また、このように
コレクタ・エミッタ間電圧が小さくなることにより耐圧
的に小さいトランジスタ２３，２４を使用することが可
能となり、さらに大出力時、抵抗２６，２７を介しても
電流が流れるので定格電流の小さいトランジスタ、すな
わち定格電圧、電流、損失の小さいトランジスタ２３，
２４を使用することが可能となるためコストの低減を図
ることができる。なお、トランジスタ２２はトランジス
タ２３，２４のベース電流しか流れないので容量の小さ
いものを用いることができ、コストアップ要因とはなら
ない。上記実施例では抵抗２６，２７の電圧降下により
トランジスタ２３，２４のコレクタ・エミッタ間電圧を
低下せしめるように構成されている。

なお、電源電圧を上記低下せしめたコレクタ・エミッタ
間電圧に設定すれば抵抗２６，２７を省略することはで
きるが全体の電源電圧を下げると、トランジスタ２３，
２４が直列接続となつた時に出力の低下が生じる。そこ
で、直列接続時に負荷２８側に位置するトランジスタ２
３に関してのみ電源電圧を下げ抵抗２６を省略すれば上
記不都合がなく、そのようにしたのが第６図に示す第２
の実施例である。この第２の実施例の特徴点のみ説明す
れば、直列接続された第１の電源３０および第２の電源
３１で電源を構成し、第１の電源３０の正極をトランジ
スタ２４のエミッタに接続するとともに、第２の電源３
１の正極をダイオード３２を介してトランジスタ２３の
コレクタに接続する。すねわち、このようにすると、小
出力時、第１および第２の電源３０，３１からなる所定
の電源電圧によりトランジスタ２４が動作するが、トラ
ンジスタ２３は第２の電源３１のみからなる下がつた電
源電圧で動作し、第３図における抵抗２６を省略してト
ランジスタ２３のコレクタ・エミッタ間電圧を下げるこ
とができる。一方、大出力時、トランジスタ２３，２４
が直列接続されると、この場合は第１および第２の電源
３０，３１からなる所定の電源電圧により動作するもの
で、よつて出力の低下は生じない。なお、ダイオード３
２は電流の逆流防止用である。また、この増幅回路に関
する小出力時の等価回路を第７図に示し、大出力時の等
価回路を第８図に示す。電圧降下手段たる抵抗２６，２
７の代りに、電源電圧を一部相殺するように直流電源を
挿入することによりトランジスタ２３，２４のコレクタ
・エミッタ間電圧を下げることもでき、これを応用した
のが第９図に示す第３の実施例である。この第３の実施
例の特徴点のみ説明すれば、直流電源３３とダイオード
３４がその負極とアノードを共通接続して直列に接続さ
れ、この直列回路がトランジスタ２３のコレクタと電源
端子２５との間にこの電源端子２５側に直流電源３３を
設けて接続される。また、直流電源３５とダイオード３
６を同様に直列接続してこの直列回路がトランジスタ２
４のコレクタと負荷２８（トランジスタ２３のエミッタ
）との間にこの負荷２８側にダイオード３６を設けて接
続される。すなわち、このように直流電源３３，３５を
接続すれは、第３図一実施例の低抗２６，２７に代つて
その電圧分だけトランジスタ２３，２４のコレクタ・エ
ミッタ間電圧が下がるようになる。なお、ダイオード３
４，３６は電流が矢印のように逆流するのを防止するた
めのものである。また、第１０図は第４の実施例、第１
１図は第５の実施例を示し、第４の実施例は第３図の構
成においてトランジスタ２４に関してのみトランジスタ
２２を介してベースバイアス電流を流し、トランジスタ
２３に入力信号電圧により直接ベースバイアス電流を流
すようにしたもので、第５の実施例は第６図の構成にお
いて同様にしたものである。

したがつて第４および第５いずれの実施例においても、
トランジスタ２２のエミッタを負荷２８に接続し、かつ
入力信号源２１をトランジスタ２２のベースとともにト
ランジスタ２３のベースに接続するものである。このよ
うに第２ないし第５の実施例のように構成しても、基本
的には第３図に示すものと同様に動作させることができ
同様の効果を得ることができる。以上詳述したが、本発
明の増幅回路によれば、無駄がなく経済的であり、しか
も発熱をトランジスタと電圧降下手段とに分散させるこ
とができるからトランジスタの熱損失を小きくして発熱
量を少なく抑えることができその放熱板も小型化するこ
とができて機器全体の小型化を図ることができる。

また、トランジスタの発熱量を抑制することができるか
ら、低容量で安価なトランジスタを使用することができ
ると共に信頼性も向上するなど多大な効果を有するもの
である。

【図面の簡単な説明】

第１図および第２図は従来の増幅回路を示す回路図、第
３図は本発明に係る増幅回路の一実施例を示す回路図、
第４図は第３図増幅回路の小出力時の等価回路図、第５
図は第３図増幅回路の大出力時の等価回路図、第６図は
本発明増幅回路の第２の実施例を示す回路図、第７図は
第６図増幅回路の小出力時の等価回路図、第８図は第６
図増幅回路の大出力時の等価回路図、第９図本発明増幅
回路の第３の実施例を示す回路図、第１０図は本発明増
幅回路の第４の実施例を示す回路図、第１１図は本発明
増幅回路の第５の実施例を示す回路図である。 ２１：入力信号源、２２：バイアス手段たるトランジス
タ、２３，２４：トランジスタ電圧降下手段たる、２６
，２７：抵抗、２８：負荷、２９：ダイオード、３０：
第１の電源、３１：第２の電源、３３，３５：直流電源
。

Claims (1)

【特許請求の範囲】
1. １ 並列接続されており、相互に逆導電型である２つの
   トランジスタと、これらのトランジスタにより構成され
   た並列回路に直列に接続された負荷と、これらのトラン
   ジスタに所定のベースバイアスを与えるためのバイアス
   手段と、これらのトランジスタが高出力駆動状態にある
   ことを検出することによりこれらのトランジスタを直列
   に接続せしめるようになつている切換手段と、これらの
   トランジスタが小出力駆動状態にある場合にこれらのコ
   レクタ・エミッタ間の電圧を低下せしめるための電圧降
   下手段とを備えていることを特徴とする増幅回路。