JPS6042867A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6042867A JPS6042867A JP58150981A JP15098183A JPS6042867A JP S6042867 A JPS6042867 A JP S6042867A JP 58150981 A JP58150981 A JP 58150981A JP 15098183 A JP15098183 A JP 15098183A JP S6042867 A JPS6042867 A JP S6042867A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- electrode
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
- H10D64/647—Schottky drain or source electrodes for IGFETs
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に関し、特にショットキー接合でソ
ース、ドレイン領域を形成したＭＯ３半導体装置に係る
。
ース、ドレイン領域を形成したＭＯ３半導体装置に係る
。
ＭＯ８）ランジスメはチャネル長が短かくなるに従い、
ソース、ドレイン領域の不ＡＪヒ物が横方向（基板の平
面方向）へ延びることによる影暫が生じ、設＝ｔ した
マスクのダート長よシも実効チャネル長が短かくなシ、
いわゆるショートチャネル効果が決われる。
ソース、ドレイン領域の不ＡＪヒ物が横方向（基板の平
面方向）へ延びることによる影暫が生じ、設＝ｔ した
マスクのダート長よシも実効チャネル長が短かくなシ、
いわゆるショートチャネル効果が決われる。
上記不純物の横方向への拡散はｎチャネルＭＯ８）ラン
ジスタよシもｐナヤネルＭＯ８Ｉ−ランノスタの力が大
きい。これは一般にｎチャネルＭＯ８）ランノスタの不
純物として用いられている砒累（Ａｓ）よシもｐチャネ
ルＡ（Ｏ８）ンンノスタの不純物として用いられている
ポロン（Ｂ）の方が拡散係数か大きいｆｃめである。
ジスタよシもｐナヤネルＭＯ８Ｉ−ランノスタの力が大
きい。これは一般にｎチャネルＭＯ８）ランノスタの不
純物として用いられている砒累（Ａｓ）よシもｐチャネ
ルＡ（Ｏ８）ンンノスタの不純物として用いられている
ポロン（Ｂ）の方が拡散係数か大きいｆｃめである。
そこで、特にｐチャネルＭＯ８）ランソスタのショート
チャネル効果を抑制するノこめに、ショットキー接合で
ソース、ドレイン領域をＪし成したものが提案され・て
いる（例えは、１９８１゜ＩＥＤＭ’、 Ｐ、３６７〜
３７０ 、 ” ５ｃｈｏｔｔｋｙ ＭＯ８ＦＥＴｆｏ
ｒ ＶＬＳＩ ” ； １９８２ ｅ Ｓｙｍｐｏｓｉ
ｕｍ ｏｎ ＶＬＳＩｔｅｃｈｎｏｌ゛ｏｇｙ ａ Ｐ
＠６〜？ 、 −Ｌａｔｃｈ −、ｕｐ ｆｒｅｅＣＭ
Ｏ８ｂｙ ５ｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｔｅｃ
ｈｎｏｌｏｇｙ、つ・こうしたＭＯＳトランジスタにお
いては、ン了ス。
チャネル効果を抑制するノこめに、ショットキー接合で
ソース、ドレイン領域をＪし成したものが提案され・て
いる（例えは、１９８１゜ＩＥＤＭ’、 Ｐ、３６７〜
３７０ 、 ” ５ｃｈｏｔｔｋｙ ＭＯ８ＦＥＴｆｏ
ｒ ＶＬＳＩ ” ； １９８２ ｅ Ｓｙｍｐｏｓｉ
ｕｍ ｏｎ ＶＬＳＩｔｅｃｈｎｏｌ゛ｏｇｙ ａ Ｐ
＠６〜？ 、 −Ｌａｔｃｈ −、ｕｐ ｆｒｅｅＣＭ
Ｏ８ｂｙ ５ｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｔｅｃ
ｈｎｏｌｏｇｙ、つ・こうしたＭＯＳトランジスタにお
いては、ン了ス。
ドレイン領域のシリコン基板表面からの探さ方向及び横
方向への延びは、ショットキー接合を構成するショット
キーバリアメタルとシリコン基板との合金層（例えばＰ
ｔＳｉ層）の厚み分の半分だけであるので、設計したマ
スクのダート長がＩよぼ保たれる。
方向への延びは、ショットキー接合を構成するショット
キーバリアメタルとシリコン基板との合金層（例えばＰ
ｔＳｉ層）の厚み分の半分だけであるので、設計したマ
スクのダート長がＩよぼ保たれる。
上述したよりなショットキー接合でソース。
ドレイン領域を形成した従来のＭＯＳ）ランジスタをＭ
１図及び第２図を参照して説明する。なお、第２図は第
１図のｎ−ｎ線に沿う断面図である。
１図及び第２図を参照して説明する。なお、第２図は第
１図のｎ−ｎ線に沿う断面図である。
図中１１ｉｎ型シリコン基板でわシ、このｎ型シリコン
基板１表向には選択鹸化法によりフィールド鹸化膜２が
形成され、このフィールド酸化膜２下の基板１内にはｎ
Ｗフィールド反転防止層３が形成されている。フィール
ドば化膜２によって囲まれた素子領」或にはゲートば化
膜４を介して多結晶シリコンからなるダートａ極５が形
成されている。また、ゲート′電極５両側方の基板１表
面にはショットキーバリアメタル（例えば、ｐｔ、ｗ等
）を蒸着し、低温熱処理（３００〜３５０℃）を施す′
ことによｐ１基板１との間でショットキー接合を形成す
る冶金層（例えばｐｔｓｔ層）からなるソース、ドレイ
ン領域６，７が形成されている。また、全面にＣＶＤ酸
化Ｍ８が堆積されておシ、所定−υｆにコンタクトホー
ル９ｍ、９ｂ、９ｃが開孔さ７している。
基板１表向には選択鹸化法によりフィールド鹸化膜２が
形成され、このフィールド酸化膜２下の基板１内にはｎ
Ｗフィールド反転防止層３が形成されている。フィール
ドば化膜２によって囲まれた素子領」或にはゲートば化
膜４を介して多結晶シリコンからなるダートａ極５が形
成されている。また、ゲート′電極５両側方の基板１表
面にはショットキーバリアメタル（例えば、ｐｔ、ｗ等
）を蒸着し、低温熱処理（３００〜３５０℃）を施す′
ことによｐ１基板１との間でショットキー接合を形成す
る冶金層（例えばｐｔｓｔ層）からなるソース、ドレイ
ン領域６，７が形成されている。また、全面にＣＶＤ酸
化Ｍ８が堆積されておシ、所定−υｆにコンタクトホー
ル９ｍ、９ｂ、９ｃが開孔さ７している。
更に、ＣＶＤ酸化膜８上にはコンタクトホール９ ｍ
＊ Ｌｂ ＠ ９ Ｃを介してそれぞれソース、ドレイ
ン領域６，７及びゲート′Ｉ４Ｌ他５と接続する′−極
配ｆＪＪ １０ ＆ ＊ １０ ｂ 、 １０ ｃがｔ
ｅｗさｉしている。
＊ Ｌｂ ＠ ９ Ｃを介してそれぞれソース、ドレイ
ン領域６，７及びゲート′Ｉ４Ｌ他５と接続する′−極
配ｆＪＪ １０ ＆ ＊ １０ ｂ 、 １０ ｃがｔ
ｅｗさｉしている。
上記ＭＯ３）ランジスタのゲート電懐５にしきい値電圧
を超える電圧が加わると、ダート′電極５下部の基板１
表面にｐｉｉ反転層が形成される。
を超える電圧が加わると、ダート′電極５下部の基板１
表面にｐｉｉ反転層が形成される。
この反転Ｊａはソース、ドレイン領域６，１の端部にま
で拡がシ、これらを構成する合金ｌ−に接触する。反転
鳩は比較的濃度の商いｐ型であるので、ソース、ドレイ
ン領域６，７を構成するａ金１−とはショットキーバリ
アを形成せず、抵抗接触（オーミック接触）となる。
で拡がシ、これらを構成する合金ｌ−に接触する。反転
鳩は比較的濃度の商いｐ型であるので、ソース、ドレイ
ン領域６，７を構成するａ金１−とはショットキーバリ
アを形成せず、抵抗接触（オーミック接触）となる。
上日己ＭＯ８）ランジスタでは前述したようにソース、
ドレイン領域６，２の横方向への延びが少ないため、実
効チャネル長ははげマスクのダート長に等しく、ショー
トチャネル効果を抑制でひる。
ドレイン領域６，２の横方向への延びが少ないため、実
効チャネル長ははげマスクのダート長に等しく、ショー
トチャネル効果を抑制でひる。
ところで、一般的にＭＯＳ ）ランジスタでは、フィー
ルド敵化膜２下にｐ型反転層が生じて隣接−したトラン
ジスタと短絡した多、ソース、ドレイン領域の空乏層が
延びて、ｂＩ４接したトランジスタと知略するのを防止
する目的で、フィールド酸化膜２の底面及び側面にｎ型
フィールド反転防止層３を形成している。このフィール
ド反転防止層３の不和ＩＩ物拡散はノロセス工程を容易
にするため、フィールド酸化膜２とセルファライン（自
己整合）で行なうのが一般的である。
ルド敵化膜２下にｐ型反転層が生じて隣接−したトラン
ジスタと短絡した多、ソース、ドレイン領域の空乏層が
延びて、ｂＩ４接したトランジスタと知略するのを防止
する目的で、フィールド酸化膜２の底面及び側面にｎ型
フィールド反転防止層３を形成している。このフィール
ド反転防止層３の不和ＩＩ物拡散はノロセス工程を容易
にするため、フィールド酸化膜２とセルファライン（自
己整合）で行なうのが一般的である。
この場合、ｎ型フィールド反転防止層３の′不細９勿濃
度は１〜３×１０ ｔｍ である。
度は１〜３×１０ ｔｍ である。
しかしながら、ショットキー縁合ができるｎ型シリコン
基板の最大−塵は１〜２ Ｘ １０’ ７ｃｍ−’程度
であシ、上述したような濃度の１１型フィールド反転防
止層３がソース、ドレイン領域６゜７を構成する合金層
に接触しｆｃ場合には、シ。
基板の最大−塵は１〜２ Ｘ １０’ ７ｃｍ−’程度
であシ、上述したような濃度の１１型フィールド反転防
止層３がソース、ドレイン領域６゜７を構成する合金層
に接触しｆｃ場合には、シ。
、トキー接合ができなかったシ、接合耐圧が低いものに
なっ′ＩＣシするという欠点がある。
なっ′ＩＣシするという欠点がある。
本発明は上記欠点を解消するためにな込れたものであシ
、耐圧の低下等を招く゛こと々くフィールド反転防止層
をセルファラインで形成することができ、ショートチャ
ネル効Ｍ′ｔ−有効に抑ｆｉｉｌｊできる牛尋体装置を
提供−〜ようとするものである。
、耐圧の低下等を招く゛こと々くフィールド反転防止層
をセルファラインで形成することができ、ショートチャ
ネル効Ｍ′ｔ−有効に抑ｆｉｉｌｊできる牛尋体装置を
提供−〜ようとするものである。
本発明の＃−導体装飯は、第１寺電型（例えばｎ ｕ
）の半４体基板に、ショットキー接合で形成されＰｃン
ース、ドレイン領域をｆ；’＝、ｙｙだ半導体装１５（
例えばｐナヤ不ルＭＯ８）ランソスタ）にお・いて、ダ
ート電極下ｈＩＳ以外の素子分喘絶縁膜（ンイールド臥
化族）の周囲の基板中に第２導′Ｉ■帖（ｐ型）の不純
物領域を形成したことを特ｆ改とするものである。
）の半４体基板に、ショットキー接合で形成されＰｃン
ース、ドレイン領域をｆ；’＝、ｙｙだ半導体装１５（
例えばｐナヤ不ルＭＯ８）ランソスタ）にお・いて、ダ
ート電極下ｈＩＳ以外の素子分喘絶縁膜（ンイールド臥
化族）の周囲の基板中に第２導′Ｉ■帖（ｐ型）の不純
物領域を形成したことを特ｆ改とするものである。
こうした半導体装置によれば、ショットキー接合で形成
されたソース、ドレイン領域と、素子分離絶に＝ｙ、Ｍ
下の反転防止層か接触することがないので、ショットキ
ー接合の耐圧劣化等の問題が生じることがなく、ショー
トチャネル効果を有効に抑制することができる。
されたソース、ドレイン領域と、素子分離絶に＝ｙ、Ｍ
下の反転防止層か接触することがないので、ショットキ
ー接合の耐圧劣化等の問題が生じることがなく、ショー
トチャネル効果を有効に抑制することができる。
以下、不発ゆ」の実施例金泥３図及び第４図をβＨして
説明する。なお、紀４図は第３図の■−ＩＶ緑に沿う断
面図である。また、既述した第１図及び第２図と同一の
領域には同−社号を付して説明を省略する。
説明する。なお、紀４図は第３図の■−ＩＶ緑に沿う断
面図である。また、既述した第１図及び第２図と同一の
領域には同−社号を付して説明を省略する。
第３図及び第４図゛図示のｐチャネルＭＱＳ）ランジス
タは、ダート電極５下部以外のフィールド酸化Ｍ２の周
囲の基板Ｉ中にｐ型不縄物領域１１．１１を・形成した
ほかは、第１図及び第２図図示の従来のｐチャネルＭＯ
８）ランノスタと同様な構造を有している。
タは、ダート電極５下部以外のフィールド酸化Ｍ２の周
囲の基板Ｉ中にｐ型不縄物領域１１．１１を・形成した
ほかは、第１図及び第２図図示の従来のｐチャネルＭＯ
８）ランノスタと同様な構造を有している。
前記ｐムｙ不純物領域１１．１１は、多結晶シリコン膜
、をパターニングすることにょシダート電極５を形成し
た後、写真蝕刻法にょルホトレジストパターンを形成し
、これをマスクとしてｓｔａンをイオン注入し、更に、
前記ホトレジストノリ−ンを除去した後、熱処理するこ
とにょシ形成することができる。
、をパターニングすることにょシダート電極５を形成し
た後、写真蝕刻法にょルホトレジストパターンを形成し
、これをマスクとしてｓｔａンをイオン注入し、更に、
前記ホトレジストノリ−ンを除去した後、熱処理するこ
とにょシ形成することができる。
しかして、上記ｐチャネルＭＯ８）ランノスタによれば
、ソース、ドレイン領域６．７を禍成する合金層（例え
ばＰｔＳｉ層）とｎ型フィール１゛反転防止層３，３と
の間にｐ型不純物領域１１゜１１が介在しているので、
両者が＋ｂｍすることはなく、ｎｍフィールド反反転防
止層、３の不純物ａ腹が向くで・もショットキル接合の
耐圧が劣化することはない。すなわち、ショットキー接
も自体の耐圧はＦＩ型シリコン基板１の不純物磯度によ
って決定される耐圧となるため、高い降伏′旺圧をイｊ
する。したがって、ｎｔ１１フィールド反転防止Ｊ奮３
，３を従来通シフイールド鹸化膜２とセルフアンインで
形成しても耐圧の劣化ヲ招くことかなく、ショートチャ
ネル効果を１効に防止することができる。
、ソース、ドレイン領域６．７を禍成する合金層（例え
ばＰｔＳｉ層）とｎ型フィール１゛反転防止層３，３と
の間にｐ型不純物領域１１゜１１が介在しているので、
両者が＋ｂｍすることはなく、ｎｍフィールド反反転防
止層、３の不純物ａ腹が向くで・もショットキル接合の
耐圧が劣化することはない。すなわち、ショットキー接
も自体の耐圧はＦＩ型シリコン基板１の不純物磯度によ
って決定される耐圧となるため、高い降伏′旺圧をイｊ
する。したがって、ｎｔ１１フィールド反転防止Ｊ奮３
，３を従来通シフイールド鹸化膜２とセルフアンインで
形成しても耐圧の劣化ヲ招くことかなく、ショートチャ
ネル効果を１効に防止することができる。
なお、本発明の半導体装置は第３図及び第４図に示し７
１ｃＪ＠造に限らず、例えは第５図に示す構造でもよい
。第５図図示のｐチャネルＭＯＳトランジスタはダート
電極５′を、フィールド酸化膜２と交わる近傍の部分の
寸法を中央部の寸法よシ大きくしたものである。
１ｃＪ＠造に限らず、例えは第５図に示す構造でもよい
。第５図図示のｐチャネルＭＯＳトランジスタはダート
電極５′を、フィールド酸化膜２と交わる近傍の部分の
寸法を中央部の寸法よシ大きくしたものである。
゛こりしたｐチャネルＭＯ８）ランジスタによれは、ケ
゛−ト電極５′とフィールド酸化膜２との交わる部分近
傍でｐ型不純物領域１１．ＩＩの横方間の拡散により実
効チャネル長が短かくなるのを防止することができる。
゛−ト電極５′とフィールド酸化膜２との交わる部分近
傍でｐ型不純物領域１１．ＩＩの横方間の拡散により実
効チャネル長が短かくなるのを防止することができる。
特に、ｐ型不純物領域１１．１１−の不純物娘度が高く
、横方向の拡散が大きい一合に有効である。
、横方向の拡散が大きい一合に有効である。
また、本発明の半導体装置は上ｍｌ実施例の如くｐチャ
ネルＭＯ８）ランジスタに１狐らず、ｎチャネルＭＯＳ
トラ／ノスタ、０ＭＯ８等にも１万Ｊ様に適用できる。
ネルＭＯ８）ランジスタに１狐らず、ｎチャネルＭＯＳ
トラ／ノスタ、０ＭＯ８等にも１万Ｊ様に適用できる。
以上詳述した如く、本ｉｈ明の半導体装Ｕによれは、Ｍ
ＯＳトランジスタ等の接合耐圧の劣化を・招くことなく
、ショートチャネル効果を１力止することができ、ひい
ては素子の微力１ｕ化を達Ｊ戊できる等顕著な効果を奏
するものである。
ＯＳトランジスタ等の接合耐圧の劣化を・招くことなく
、ショートチャネル効果を１力止することができ、ひい
ては素子の微力１ｕ化を達Ｊ戊できる等顕著な効果を奏
するものである。
第１図はショットキー接合でソース、ドレイン領域が形
成された従来のｐチャネルＭＯ８＋・ランジスタの平面
図、第２図ｉＩｊ：第１図のＩＩ −ＩＩ ｉｂ＋’ｉ
に沿う断面図、第３図は本発明の実施例におけるｐチャ
ネル１〜ｆＯ８ｌ−ランノスクの平面図、第４図は第３
図の■−■縁に沿う−「面図、第５図は本）ら明の他の
実施例におけるｐチャネルＭＯＳトランジスタの平面図
である。 １・・・ｎ型シリコン基板、２・・・フィールド敗化膜
、３・・・ｎ型フィールド反転防止層、４・・・ゲート
敲化収、５．５′・・・ダート電極、６，７・・・ソー
ス、ドレイン領域、８・・・ＣＶＤ１化膜、−９ａ ＋
９ｂ １９ ｃ ”’コンタクトホール、１０ ａ ＋
１０ｂ＊１０ｃ・・・寛憾配餓、１１・・・ｐ型不純
物領域０出願人代理人 弁理士 鈴 江 武 が第１図 第２図 第３図
成された従来のｐチャネルＭＯ８＋・ランジスタの平面
図、第２図ｉＩｊ：第１図のＩＩ −ＩＩ ｉｂ＋’ｉ
に沿う断面図、第３図は本発明の実施例におけるｐチャ
ネル１〜ｆＯ８ｌ−ランノスクの平面図、第４図は第３
図の■−■縁に沿う−「面図、第５図は本）ら明の他の
実施例におけるｐチャネルＭＯＳトランジスタの平面図
である。 １・・・ｎ型シリコン基板、２・・・フィールド敗化膜
、３・・・ｎ型フィールド反転防止層、４・・・ゲート
敲化収、５．５′・・・ダート電極、６，７・・・ソー
ス、ドレイン領域、８・・・ＣＶＤ１化膜、−９ａ ＋
９ｂ １９ ｃ ”’コンタクトホール、１０ ａ ＋
１０ｂ＊１０ｃ・・・寛憾配餓、１１・・・ｐ型不純
物領域０出願人代理人 弁理士 鈴 江 武 が第１図 第２図 第３図
Claims (2)
- （１）第１導電型の半導体基板表面の素子分離絶縁膜及
び該；！≦子分離絶縁股下に形成された第１寺Ｉａ型の
反転防止層によって囲まれた素子領域に、互いに′電気
的に分離され、ショットキー接合でノー成されたンース
、ドレイン領域を設け、これらソース、ドレイン領域向
の基板上にダート杷琢膜を介してダート電極を設けた″
Ｐ専鉢体装置１１おいて、前記ダート′嵯極下部以外の
累子分−ト杷程１１にの周囲の基板中に第２専′亀型の
不純物鎖板を形成し／くことを特徴とする半導体に置。 - （２） り−１・′電極の素子分艦絶縁膜と交わる近傍
の部分の寸法をり゛−ト篭極中央ｉｂの寸法よシ大きく
したとを特徴とする特許請求の範囲第１項記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150981A JPS6042867A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150981A JPS6042867A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042867A true JPS6042867A (ja) | 1985-03-07 |
Family
ID=15508674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58150981A Pending JPS6042867A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042867A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170437A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
| JPH0330476A (ja) * | 1989-06-28 | 1991-02-08 | Matsushita Electron Corp | Ｍｉｓトランジスタとこれを用いた保護回路 |
| US5306082A (en) * | 1992-06-12 | 1994-04-26 | James Karlin | Appliance doors and panels |
| US5928599A (en) * | 1995-06-01 | 1999-07-27 | Batesville Services, Inc. | Method of forming articles of manufacture of various shapes including undercuts therein with generic tool |
-
1983
- 1983-08-19 JP JP58150981A patent/JPS6042867A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170437A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
| JPH0330476A (ja) * | 1989-06-28 | 1991-02-08 | Matsushita Electron Corp | Ｍｉｓトランジスタとこれを用いた保護回路 |
| US5306082A (en) * | 1992-06-12 | 1994-04-26 | James Karlin | Appliance doors and panels |
| US5928599A (en) * | 1995-06-01 | 1999-07-27 | Batesville Services, Inc. | Method of forming articles of manufacture of various shapes including undercuts therein with generic tool |
| US6530134B1 (en) | 1995-06-01 | 2003-03-11 | Batesville Services, Inc. | Molded casket shell and trim therefore |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229012B2 (ja) | 半導体装置の製造方法 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| US4426766A (en) | Method of fabricating high density high breakdown voltage CMOS devices | |
| JPS6042867A (ja) | 半導体装置 | |
| CN119384033B (zh) | 半导体器件的形成方法 | |
| US3518750A (en) | Method of manufacturing a misfet | |
| JPS59130465A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| GB2152283A (en) | Gate protection arrangement for a semiconductor device | |
| JPS6119174A (ja) | 半導体装置 | |
| US3936862A (en) | MISFET and method of manufacture | |
| JP2000223701A (ja) | 半導体装置およびその製造方法 | |
| US6730969B1 (en) | Radiation hardened MOS transistor | |
| JPS62248256A (ja) | 半導体装置 | |
| JPS62123736A (ja) | 半導体装置 | |
| JP3350170B2 (ja) | 電力用ｍｏｓ型半導体装置及びその製造方法 | |
| JPS6247151A (ja) | 相互接続部を基板に形成する方法 | |
| JPS6058674A (ja) | Ｍｏｓ型トランジスタ | |
| JPS63144574A (ja) | Ｍｏｓ型半導体装置 | |
| JPS594083A (ja) | 半導体装置の製造方法 | |
| TW200425472A (en) | Semiconductor device | |
| JPS63200559A (ja) | 半導体集積回路装置 | |
| JPS5931224B2 (ja) | 半導体装置 | |
| JPH02309666A (ja) | 半導体装置の製造方法 | |
| JPH01308067A (ja) | 半導体装置 | |
| JPH0465160A (ja) | 半導体装置 |