JPS6042892A - 印刷回路基板 - Google Patents
印刷回路基板Info
- Publication number
- JPS6042892A JPS6042892A JP58150619A JP15061983A JPS6042892A JP S6042892 A JPS6042892 A JP S6042892A JP 58150619 A JP58150619 A JP 58150619A JP 15061983 A JP15061983 A JP 15061983A JP S6042892 A JPS6042892 A JP S6042892A
- Authority
- JP
- Japan
- Prior art keywords
- board
- printed circuit
- circuit board
- product name
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、エポキシ、セラミック等の絶縁基材の表面に
、信号接続、あるいは部品取付用の導体パターンを形成
する印刷回路基板に係り、特にノ（ターンの導通テスト
時の基板品名、あるいは、眉毛、層履歴等の基板情報の
畔取りに好適な印刷回路基板に関するものである。
、信号接続、あるいは部品取付用の導体パターンを形成
する印刷回路基板に係り、特にノ（ターンの導通テスト
時の基板品名、あるいは、眉毛、層履歴等の基板情報の
畔取りに好適な印刷回路基板に関するものである。
［発明の背景］
従来の印刷回路基板の構造の１例を第１図に示す、同図
（ａ）は基板の全体平面図、同図（ｂ）は基板の一部断
面図を示してい・る、＠ １はエポキシ、あるいはセラ
ミック等の絶縁基材４の表面に信号ラインまたはパッド
の導体パターン５を印刷、あるいゆエツチング技術によ
り形成した印刷回路基板である。これらの導体パターン
５は、印刷回路基板１の中央部の配線領域２の中に配置
されている。一方、これらの導体パターン５の識別のた
めに各基板には、基板品名１層名および層履歴等の基板
情報を表示するが、これらの表示は前記配線領域２の外
側の基板情報表示領域３にアルファベットまたは数字を
用いて行うの゛が一般的である。
（ａ）は基板の全体平面図、同図（ｂ）は基板の一部断
面図を示してい・る、＠ １はエポキシ、あるいはセラ
ミック等の絶縁基材４の表面に信号ラインまたはパッド
の導体パターン５を印刷、あるいゆエツチング技術によ
り形成した印刷回路基板である。これらの導体パターン
５は、印刷回路基板１の中央部の配線領域２の中に配置
されている。一方、これらの導体パターン５の識別のた
めに各基板には、基板品名１層名および層履歴等の基板
情報を表示するが、これらの表示は前記配線領域２の外
側の基板情報表示領域３にアルファベットまたは数字を
用いて行うの゛が一般的である。
上記基板情報の表示例の詳細を第２図に示す。
この図の例では、Ａ、１００が基板品名、次のＡが基板
の眉毛、最後の０がパターンの履歴を示している。これ
らの基板情報の表示領域３は、配線領域２の外側に設け
られている。
の眉毛、最後の０がパターンの履歴を示している。これ
らの基板情報の表示領域３は、配線領域２の外側に設け
られている。
げ、般の印刷回路基板１は、前記の基材１が１枚のもの
から１０枚以上積層した多層基板のものがある。これら
の基板のテストは、導体パターン５の断線と、導体パタ
ーン５間の短絡を調べるものが主である。この検査方法
は、基板の各格子（バット）、上に導通検査用のプロニ
ブピンを立て、このプローブピン間の断線、短絡情報を
、被テスト基板の品名に対応した導通検査データと照合
してテストを行うというものである。この゛場合、従来
は基板のテスト時に、被テスト基板の品名１、眉毛。
から１０枚以上積層した多層基板のものがある。これら
の基板のテストは、導体パターン５の断線と、導体パタ
ーン５間の短絡を調べるものが主である。この検査方法
は、基板の各格子（バット）、上に導通検査用のプロニ
ブピンを立て、このプローブピン間の断線、短絡情報を
、被テスト基板の品名に対応した導通検査データと照合
してテストを行うというものである。この゛場合、従来
は基板のテスト時に、被テスト基板の品名１、眉毛。
層履歴等の基板情報を基板の表示領域３を見ながら人手
によって導通検査装置に入力し、該基板情報に対応する
被テスト基板のテストデータをファイル等から読出して
おり、製造ラインの作業効率向上のネックになっていた
。また、この対策としてアルファベット、数字等で書い
た品名１層名。
によって導通検査装置に入力し、該基板情報に対応する
被テスト基板のテストデータをファイル等から読出して
おり、製造ラインの作業効率向上のネックになっていた
。また、この対策としてアルファベット、数字等で書い
た品名１層名。
層履歴等の基板情報を光学系の文字読取り機により自動
曲に判読して入力する方法もあるが、この文字読取り機
が余計に必要となるため、高価な導通検査装置となると
いう欠点もあっ、た。
曲に判読して入力する方法もあるが、この文字読取り機
が余計に必要となるため、高価な導通検査装置となると
いう欠点もあっ、た。
本発明は、上述の点にかんがみてなされたもので、印刷
回路基板の導通検査時、特別な９判別機を用いることな
く、基板の品名等を自動的に判別し、被テスト基板の導
通テストデータをセットして基板のテストを効率的に行
うことができるよ１にした印刷回路基板を提供すること
を目的とする。
回路基板の導通検査時、特別な９判別機を用いることな
く、基板の品名等を自動的に判別し、被テスト基板の導
通テストデータをセットして基板のテストを効率的に行
うことができるよ１にした印刷回路基板を提供すること
を目的とする。
〔発明あ概要］
本発明の要点は、印刷回路基板の表面に基板の品名１層
名、層履歴等の基板情報を通常信号等の導体パターンと
同様のパターンで形成し、基板テストに際して導通検査
装置で前記基板情報を検出できるようにしたことである
。
名、層履歴等の基板情報を通常信号等の導体パターンと
同様のパターンで形成し、基板テストに際して導通検査
装置で前記基板情報を検出できるようにしたことである
。
以下本発明の実施例を図面に基づいて説明する。
第３図は本発明に係る印刷回路基板の一部を示す図であ
り、基板１の配線領域２の外側にある基板情報の表示領
域３には、基板の品名を表わす５個のバット６（第２図
のＡ１００−に対応する）、基板の眉毛を表示する２個
のバット７（第２図、の、−Ａ −Ｌ；対応する）、基
板の層履歴を表示する同じく２個のバット８°（第２図
の一部に対応する）が設けられている。さらに１個の基
準パット９が設けられ、この基準パッド９と前記基板の
品名、眉毛、層履歴表示用パッド６〜８を接続するライ
ンｌＯが設けられている。基板１における導体パターン
５の形成方法および配線領域２内のパターンについては
、従来構成と同一であり、基板の品名、眉毛、層履歴を
表示するバット６〜８．基準バット９、およびラインｌ
Ｏを、配線領域２内の導体パターン５と同様の方法で形
成する。
り、基板１の配線領域２の外側にある基板情報の表示領
域３には、基板の品名を表わす５個のバット６（第２図
のＡ１００−に対応する）、基板の眉毛を表示する２個
のバット７（第２図、の、−Ａ −Ｌ；対応する）、基
板の層履歴を表示する同じく２個のバット８°（第２図
の一部に対応する）が設けられている。さらに１個の基
準パット９が設けられ、この基準パッド９と前記基板の
品名、眉毛、層履歴表示用パッド６〜８を接続するライ
ンｌＯが設けられている。基板１における導体パターン
５の形成方法および配線領域２内のパターンについては
、従来構成と同一であり、基板の品名、眉毛、層履歴を
表示するバット６〜８．基準バット９、およびラインｌ
Ｏを、配線領域２内の導体パターン５と同様の方法で形
成する。
いま、基準パット９と接続されているパッドを１′１１
″、離れている場合を０”とすれば、第３図の場合、品
名は”１０１００”１層名はｔｔ １０ Ｎ、層履歴は
”０１’″と、２進化情報で表示される。言うまでもな
く、品名、眉毛等が変わればライン１０のパターンも変
わり、２進化情報は異ってくる。
″、離れている場合を０”とすれば、第３図の場合、品
名は”１０１００”１層名はｔｔ １０ Ｎ、層履歴は
”０１’″と、２進化情報で表示される。言うまでもな
く、品名、眉毛等が変わればライン１０のパターンも変
わり、２進化情報は異ってくる。
、上記の印刷回路基板の導通テストは、第４図に示すよ
うな、導通検査装置の導通検査プローブ２１に設けられ
た多数のピン２２を配線領域２内の導体パターン５およ
びバット６〜９に立て；このピン２２の出力を処理装置
２３で走査して行う、この際、基準パット９と基板の品
名１層名、層履歴を表示するパット６〜８間の導通チェ
ックにより、導体パターンと共に品名、眉毛、層履歴の
２進化情報”１０１００１００１”も読み取られる。処
理装置２３は、読み取った基板情報により該基板１に対
応する導通検査データをファイル２６から読み出し、こ
れと導通検査ブロー、ブ２１より入力される配線領域２
内の導体パターンと比較してテストを行う、このテスト
結果を処理装置２３はプリンタ２４に出力し、プリンタ
用紙２５に導通検査結果を記録する。この時、処理装置
２３は基板情報もプリンタ２４に出力すると。
うな、導通検査装置の導通検査プローブ２１に設けられ
た多数のピン２２を配線領域２内の導体パターン５およ
びバット６〜９に立て；このピン２２の出力を処理装置
２３で走査して行う、この際、基準パット９と基板の品
名１層名、層履歴を表示するパット６〜８間の導通チェ
ックにより、導体パターンと共に品名、眉毛、層履歴の
２進化情報”１０１００１００１”も読み取られる。処
理装置２３は、読み取った基板情報により該基板１に対
応する導通検査データをファイル２６から読み出し、こ
れと導通検査ブロー、ブ２１より入力される配線領域２
内の導体パターンと比較してテストを行う、このテスト
結果を処理装置２３はプリンタ２４に出力し、プリンタ
用紙２５に導通検査結果を記録する。この時、処理装置
２３は基板情報もプリンタ２４に出力すると。
とにより、用紙２５上には検査結果と共に基板情報も図
のように記録される。
のように記録される。
第５図は本発明に係る他の印刷回路基板の基板情報を表
示する部分を示す図で、基準パターン（第３図のバット
９およびラインｌＯに対応する）を基板１の裏面に設け
、裏面との接続用スルーホール穴１１の有無によって２
進化データを作る。いま、スルーホール１１があり、裏
面との接続がある場合を１１″′、スルーホール穴１１
がなく、接続のない場泰を＃ Ｏ＃ｌとすると、第５図
の場合、品名を表示するバット６は’１１０１０”、眉
毛を表示するパット７は’ｏｔ”、層履歴を表示するパ
ット８は’ｏｔ”となる。
示する部分を示す図で、基準パターン（第３図のバット
９およびラインｌＯに対応する）を基板１の裏面に設け
、裏面との接続用スルーホール穴１１の有無によって２
進化データを作る。いま、スルーホール１１があり、裏
面との接続がある場合を１１″′、スルーホール穴１１
がなく、接続のない場泰を＃ Ｏ＃ｌとすると、第５図
の場合、品名を表示するバット６は’１１０１０”、眉
毛を表示するパット７は’ｏｔ”、層履歴を表示するパ
ット８は’ｏｔ”となる。
第６図は、第５図と同様、本発明に係る他の印刷回路基
板の基板情報を表示する部分を示す図で、２個の基準パ
ット９ａ、９ｂを設け１品名１層名。
板の基板情報を表示する部分を示す図で、２個の基準パ
ット９ａ、９ｂを設け１品名１層名。
層履歴粉表示するバット６〜８の内、基準バット９ａと
ライン１０ａで接続されているものは＃１ｌｌｌＱ基準
パット９ｂとライン１０ｂで接続されているものはＩＩ
２ ＩＩ、基準パット９ａ、９ｂのいずれとも接続さ
れていないものは１１０ ｕを示すものとすると、同図
の場合、品名を表示するパット６は’０２１１Ｇ”、眉
毛を表示するパット７は“１２″、層履歴を表示するバ
ット８はＩＩ ２０ ＩＩとなる。また、第６図の場合
は基準パット９ａ、９ｂ−（７）２個とし、３進の場合
を示したが、基準パット３個、４個と増すことにより、
４進、５進にもすることができ、基板情報のデータを作
るのにビット数を減すことができる。
ライン１０ａで接続されているものは＃１ｌｌｌＱ基準
パット９ｂとライン１０ｂで接続されているものはＩＩ
２ ＩＩ、基準パット９ａ、９ｂのいずれとも接続さ
れていないものは１１０ ｕを示すものとすると、同図
の場合、品名を表示するパット６は’０２１１Ｇ”、眉
毛を表示するパット７は“１２″、層履歴を表示するバ
ット８はＩＩ ２０ ＩＩとなる。また、第６図の場合
は基準パット９ａ、９ｂ−（７）２個とし、３進の場合
を示したが、基準パット３個、４個と増すことにより、
４進、５進にもすることができ、基板情報のデータを作
るのにビット数を減すことができる。
なお、上記品名等の基板情報の表示方法は、一枚の基材
、あるいは多数枚積層数の基板にも適用できることはい
うまでもない。また、基準パットの設置の代り５別な共
通パターンを使用し、バット６〜８とその共通パターン
との導通をチェックするようにしても基板情報は表示で
きる。
、あるいは多数枚積層数の基板にも適用できることはい
うまでもない。また、基準パットの設置の代り５別な共
通パターンを使用し、バット６〜８とその共通パターン
との導通をチェックするようにしても基板情報は表示で
きる。
以上説明したように、本発明に係る印刷回路基板は、基
板の導通テスト時、基板の品名等の基板情報のデータを
人手によって外部より入力する必要がなく、通常の導通
検査装置の導通検査の過程で自動的に判読し、導通検査
データをファイルより取出し、導通検査を行うことがで
きるので、導通検査作業の効率が向上すると共に、基板
情報データの誤入力が防止できる。また、高精密の光学
文字読取り装置が必要ないので導通検査が安価にできる
と共に、さらに、通常の導体パターンと同じ方法で基板
情報が表示できるので、従来の英数字表現に比べ高密度
化が可能になる等の優れた効果を有する。
板の導通テスト時、基板の品名等の基板情報のデータを
人手によって外部より入力する必要がなく、通常の導通
検査装置の導通検査の過程で自動的に判読し、導通検査
データをファイルより取出し、導通検査を行うことがで
きるので、導通検査作業の効率が向上すると共に、基板
情報データの誤入力が防止できる。また、高精密の光学
文字読取り装置が必要ないので導通検査が安価にできる
と共に、さらに、通常の導体パターンと同じ方法で基板
情報が表示できるので、従来の英数字表現に比べ高密度
化が可能になる等の優れた効果を有する。
第１図は従来の印刷回路基板構造の１例を示す図で、同
図（ａ’）は基板の全体平面図、同図（ｂ）は基板の一
部断面図、第２図は従来の印刷回路基板の基板情報の表
示例を示す図、第３図は本発明に係る印刷回路基板の基
板情報の表示例を示す図、第４図は導通検査装置のブロ
ック図、第５図、第６図は本発明に係る印刷回路、基板
の他の基板情報の表示例を示す図である。 １・・・印刷回路基板、２・・・配線領域、３・・・基
板情報表示領域、４・・・絶縁基材、５・・・導体パタ
ーン、６・・・品名表示用パッド、７・・・眉毛表示用
パッド、８・・・層履歴表示用パッド、９・・・基準パ
ッド。 １０・・・ライン、１１・・・スルーホール穴、２１・
・・導通検査プローブ、２２・・・ピン、２３・・・処
理装置、２４・・・プリンタ、２５・・・プリンタ用紙
、２６・・・ファイル。 第１図 第２図 第３図 第４図 第５図 第６図
図（ａ’）は基板の全体平面図、同図（ｂ）は基板の一
部断面図、第２図は従来の印刷回路基板の基板情報の表
示例を示す図、第３図は本発明に係る印刷回路基板の基
板情報の表示例を示す図、第４図は導通検査装置のブロ
ック図、第５図、第６図は本発明に係る印刷回路、基板
の他の基板情報の表示例を示す図である。 １・・・印刷回路基板、２・・・配線領域、３・・・基
板情報表示領域、４・・・絶縁基材、５・・・導体パタ
ーン、６・・・品名表示用パッド、７・・・眉毛表示用
パッド、８・・・層履歴表示用パッド、９・・・基準パ
ッド。 １０・・・ライン、１１・・・スルーホール穴、２１・
・・導通検査プローブ、２２・・・ピン、２３・・・処
理装置、２４・・・プリンタ、２５・・・プリンタ用紙
、２６・・・ファイル。 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- （１）絶縁基材の表面に部品の取付けもしくは信号接続
用の導体パターンを形成し、この基材を単体あるいは複
数枚積層した印刷回路基板において、前記基板上に基板
情報を示すパターンを前記導体パターンと同様の形式で
形成したことを特徴とする印刷回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150619A JPS6042892A (ja) | 1983-08-18 | 1983-08-18 | 印刷回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150619A JPS6042892A (ja) | 1983-08-18 | 1983-08-18 | 印刷回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042892A true JPS6042892A (ja) | 1985-03-07 |
Family
ID=15500823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58150619A Pending JPS6042892A (ja) | 1983-08-18 | 1983-08-18 | 印刷回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042892A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06288030A (ja) * | 1993-04-02 | 1994-10-11 | Natl House Ind Co Ltd | 庇 |
| JP2007234944A (ja) * | 2006-03-02 | 2007-09-13 | Fujitsu Ltd | シルク印刷版数判別方法およびプリント基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015068A (ja) * | 1973-06-15 | 1975-02-17 | ||
| JPS5635492A (en) * | 1979-08-29 | 1981-04-08 | Nippon Electric Co | Electronic circuit board |
| JPS56122185A (en) * | 1980-03-03 | 1981-09-25 | Tokyo Print Kogyo Co Ltd | Method of indicating lot number or like in printed circuit board |
-
1983
- 1983-08-18 JP JP58150619A patent/JPS6042892A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015068A (ja) * | 1973-06-15 | 1975-02-17 | ||
| JPS5635492A (en) * | 1979-08-29 | 1981-04-08 | Nippon Electric Co | Electronic circuit board |
| JPS56122185A (en) * | 1980-03-03 | 1981-09-25 | Tokyo Print Kogyo Co Ltd | Method of indicating lot number or like in printed circuit board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06288030A (ja) * | 1993-04-02 | 1994-10-11 | Natl House Ind Co Ltd | 庇 |
| JP2007234944A (ja) * | 2006-03-02 | 2007-09-13 | Fujitsu Ltd | シルク印刷版数判別方法およびプリント基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002055119A (ja) | 垂直型プローブカード | |
| CN101154609A (zh) | 凸块测试单元、装置及测试方法 | |
| TW574507B (en) | Arrangement to test the chips by means of a printed circuit plate | |
| JPS6042892A (ja) | 印刷回路基板 | |
| US5500862A (en) | Multi-layer digital circuit board with a test pattern section | |
| JP3111959B2 (ja) | 布線検査装置の検査方法及び方式 | |
| TW200829091A (en) | Lot traceable printed circuit board | |
| JPH11282895A (ja) | 電気系ｃａｄネットデータ検証方法および電気系ｃａｄネットデータ検証プログラムを記録した媒体 | |
| JP2858551B2 (ja) | 布線検査データ作成方法 | |
| JPH06232295A (ja) | 集積回路 | |
| JP2558819B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPH01208889A (ja) | 印刷回路板および印刷回路板にデータを記録する方法 | |
| JPS6159849A (ja) | 半導体試験装置 | |
| JPH04171709A (ja) | 半導体装置 | |
| JPH05297045A (ja) | 半田付けチェック方法 | |
| CN121090916A (zh) | 一种阻抗测试文件制作方法 | |
| JPH06222109A (ja) | 集積回路 | |
| JPS61290747A (ja) | 電子回路装置 | |
| CN118275963A (zh) | 校准系统及其校准载板 | |
| JP2002134853A (ja) | プリント板及びそのストレス履歴判別方法 | |
| TW521273B (en) | Device and method for memory module layout design | |
| JP2838599B2 (ja) | テスト容易化回路 | |
| JPS6038727B2 (ja) | キ−入力検出回路 | |
| JPS59161892A (ja) | パタ−ン配線基板 | |
| JPH0232270A (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ |