JPS6042973B2 - 入出力情報チエツク方式 - Google Patents
入出力情報チエツク方式Info
- Publication number
- JPS6042973B2 JPS6042973B2 JP53007360A JP736078A JPS6042973B2 JP S6042973 B2 JPS6042973 B2 JP S6042973B2 JP 53007360 A JP53007360 A JP 53007360A JP 736078 A JP736078 A JP 736078A JP S6042973 B2 JPS6042973 B2 JP S6042973B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- line
- register
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Shift Register Type Memory (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
この発明は、電子計算機などで用いられる入出力レジス
タにおける入出力情報チェック方式に関するものである
。
タにおける入出力情報チェック方式に関するものである
。
従来のこの種入出力レジスタにおける入出力情報チェッ
ク方式では、該レジスタにおける情報の格納誤りを完全
には検出できないものであつた。
ク方式では、該レジスタにおける情報の格納誤りを完全
には検出できないものであつた。
第１図および第２図はそれぞれ従来の入出力情報チェッ
ク方式を示し、第３図はそれに用いられる各信号の送出
タイミングを示す図である。これらの図において、１乃
至４はそれぞれレシーバ、５はデコーダ、６乃至８はそ
れぞれアンドゲート、９乃至１１はそれぞれインバータ
、１０１乃至１０３はそれぞれパリテイチェック回路、
２０１乃至２０３はそれぞれ入出力レジスタ、を示す。
一般に、入出力情報の転送は、転送データを送るデータ
転送バスラインＤＴＢと、転送データの奇数もしく偶数
パリテイビットを送るデータ転送・パリテイラインＤＴ
Ｐと、入出力レジスタを選択するためのコード信号を送
るファンクションラインＦＵＮと、転送データのサンプ
リングのためのパルス信号を送るデータ転送サンプリン
グラインＤＴＳとがが用意されて、それらのラインを介
し・て各信号がインターフェース信号として第３図に示
すタイミングで送出されることにより、おこなわれる。
ク方式を示し、第３図はそれに用いられる各信号の送出
タイミングを示す図である。これらの図において、１乃
至４はそれぞれレシーバ、５はデコーダ、６乃至８はそ
れぞれアンドゲート、９乃至１１はそれぞれインバータ
、１０１乃至１０３はそれぞれパリテイチェック回路、
２０１乃至２０３はそれぞれ入出力レジスタ、を示す。
一般に、入出力情報の転送は、転送データを送るデータ
転送バスラインＤＴＢと、転送データの奇数もしく偶数
パリテイビットを送るデータ転送・パリテイラインＤＴ
Ｐと、入出力レジスタを選択するためのコード信号を送
るファンクションラインＦＵＮと、転送データのサンプ
リングのためのパルス信号を送るデータ転送サンプリン
グラインＤＴＳとがが用意されて、それらのラインを介
し・て各信号がインターフェース信号として第３図に示
すタイミングで送出されることにより、おこなわれる。
すなわち第３図においては、ＤＴＢライン上の転送デー
タと、ＤＴＰライン上のパリテイビットと、ＦＵＮライ
ン上のコード信号と、のそれぞれの論理値が或る一定値
を示している期間、すなわちデータの確定しているデー
タ確定時間に、ＤＴＳライン上のサンプリングパルスを
使つて、データやパリテイビットの取り込み、レジスタ
の選択をおこなうことを示している。さて第１図に示し
た従来の方式では、ＤＴＢラインによつて転送されるデ
ータは、レシーバ１を介して入出力レジスタ２０１，２
０２，２０３の入力側に送られ、またパリテイチェック
回路１０１に送られる。
タと、ＤＴＰライン上のパリテイビットと、ＦＵＮライ
ン上のコード信号と、のそれぞれの論理値が或る一定値
を示している期間、すなわちデータの確定しているデー
タ確定時間に、ＤＴＳライン上のサンプリングパルスを
使つて、データやパリテイビットの取り込み、レジスタ
の選択をおこなうことを示している。さて第１図に示し
た従来の方式では、ＤＴＢラインによつて転送されるデ
ータは、レシーバ１を介して入出力レジスタ２０１，２
０２，２０３の入力側に送られ、またパリテイチェック
回路１０１に送られる。
いまＦＵＮラインにより送られたコード信号によりＲ１
入出力レジスタ２０１が指定されたとすると、該コード
信号は、レシーバ４を介してデコーダに入力され、デコ
ーダ５においてデコーダされてアンドゲート６に出力が
送出され、該アンドゲート６は許可状態となる。その後
、ＤＴＳラインからサンプリングパルスがレシーバ３を
介して入力されると、アンドゲート６から出力を送出さ
れＲ１入出力レジスタ２０１をトリガし、転送データが
該レジスタＲ１の格納される。一方、ＤＴＰラインから
転送データのパリテイビットがレシーバ２を介してパリ
テイチェック回路１０１に送られ、ＤＴＳラインからサ
ンプリングパルスによつて転送データのパリテイチェッ
クが行なわれ、誤まりが奇数ビット誤まりであれば検出
される。他の入出力レジスタ２０２，２０３へのデータ
格納も同様の動作で行なわれる。次に、第２図に示した
従来方式について説明す，るが、第２図の方式が第１図
のそれと相違するところは、転送データのパリテイチェ
ックをおこなう場所が、第１図の方式ては入出力レジス
タの入力側であつたのに対し、第２図の方式では出力側
であることである。すなわち、第２図においてＩは、第
１図の場合と同様にして、ＤＴＢラインから転送データ
がレシーバ１を介して入出力レジスタ２０１乃至２０３
の入力側に送られ、またＤＴＩ）ラインからパリテイビ
ットがレシーバ２を介してパリテイチェック回路１０１
乃至１０３へ・送られている。いまＦＵＮラインより送
られたコード信号によりＲ１入出力レジスタ２０１が指
定されるものとすると、該コード信号はレシーバ４を介
してデコーダ５に入力され、そこでデコードされてアン
ドゲート６に出力が送られ、該アンドゲート６は許可状
態となる。その後、ＤＴＳラインからサンプリングパル
スがレシーバ３を介して入力されると、アンドゲート６
から出力が送出され、Ｒ１入出力レジスタ２０１をトリ
ガし、転送データが該レジスタＲ１に格納される。一方
、アンドゲート６の出力は、インバータ９を介してパリ
テイチェック回路１０１に送られ、入出力レジスタＲ１
に格納後の出力データについて回路１０１１でパリテイ
チェックをおこなつている。以上、説明した如き従来の
入出力情報チェック方式では、入出力レジスタにおける
回路素子不良もしくは外部要因（誘導ノズルなど）によ
り、該レジスタにおいてて偶数ビットの格納誤まりが発
生した場合、パリテイチェックによる検査では誤まり検
出ができず、その結果、該レジスタから出力される誤ま
つた情報により電子計算機などにおけるプログラム処理
もしくは入出力装置動作などが実行され、重大な情報の
喪失、破壊を生じることになる。この発明は、上述の如
き従来の方式の欠点を克服するためになされたものであ
り、従つてこの発明の目的は、入出力レジスタにおける
転送情報の複数ビットにわたる格納誤まりを検出可能と
した入出力情報チェック方式を提供することにある。
入出力レジスタ２０１が指定されたとすると、該コード
信号は、レシーバ４を介してデコーダに入力され、デコ
ーダ５においてデコーダされてアンドゲート６に出力が
送出され、該アンドゲート６は許可状態となる。その後
、ＤＴＳラインからサンプリングパルスがレシーバ３を
介して入力されると、アンドゲート６から出力を送出さ
れＲ１入出力レジスタ２０１をトリガし、転送データが
該レジスタＲ１の格納される。一方、ＤＴＰラインから
転送データのパリテイビットがレシーバ２を介してパリ
テイチェック回路１０１に送られ、ＤＴＳラインからサ
ンプリングパルスによつて転送データのパリテイチェッ
クが行なわれ、誤まりが奇数ビット誤まりであれば検出
される。他の入出力レジスタ２０２，２０３へのデータ
格納も同様の動作で行なわれる。次に、第２図に示した
従来方式について説明す，るが、第２図の方式が第１図
のそれと相違するところは、転送データのパリテイチェ
ックをおこなう場所が、第１図の方式ては入出力レジス
タの入力側であつたのに対し、第２図の方式では出力側
であることである。すなわち、第２図においてＩは、第
１図の場合と同様にして、ＤＴＢラインから転送データ
がレシーバ１を介して入出力レジスタ２０１乃至２０３
の入力側に送られ、またＤＴＩ）ラインからパリテイビ
ットがレシーバ２を介してパリテイチェック回路１０１
乃至１０３へ・送られている。いまＦＵＮラインより送
られたコード信号によりＲ１入出力レジスタ２０１が指
定されるものとすると、該コード信号はレシーバ４を介
してデコーダ５に入力され、そこでデコードされてアン
ドゲート６に出力が送られ、該アンドゲート６は許可状
態となる。その後、ＤＴＳラインからサンプリングパル
スがレシーバ３を介して入力されると、アンドゲート６
から出力が送出され、Ｒ１入出力レジスタ２０１をトリ
ガし、転送データが該レジスタＲ１に格納される。一方
、アンドゲート６の出力は、インバータ９を介してパリ
テイチェック回路１０１に送られ、入出力レジスタＲ１
に格納後の出力データについて回路１０１１でパリテイ
チェックをおこなつている。以上、説明した如き従来の
入出力情報チェック方式では、入出力レジスタにおける
回路素子不良もしくは外部要因（誘導ノズルなど）によ
り、該レジスタにおいてて偶数ビットの格納誤まりが発
生した場合、パリテイチェックによる検査では誤まり検
出ができず、その結果、該レジスタから出力される誤ま
つた情報により電子計算機などにおけるプログラム処理
もしくは入出力装置動作などが実行され、重大な情報の
喪失、破壊を生じることになる。この発明は、上述の如
き従来の方式の欠点を克服するためになされたものであ
り、従つてこの発明の目的は、入出力レジスタにおける
転送情報の複数ビットにわたる格納誤まりを検出可能と
した入出力情報チェック方式を提供することにある。
この発明の構成の要点は、入出力レジスタにおいて、そ
の入力情報と、該レジスタに格納され、それと同時に出
力される出力情報とを比較することにより、該レジスタ
における情報の格納誤まりを検出するようにした構成に
ある。次に図を参照してこの発明の実施例を詳細に説明
する。
の入力情報と、該レジスタに格納され、それと同時に出
力される出力情報とを比較することにより、該レジスタ
における情報の格納誤まりを検出するようにした構成に
ある。次に図を参照してこの発明の実施例を詳細に説明
する。
第４図はこの発明の一実施例を示すブロックである。第
４図において、３０１乃至３０３はそれぞれ比較回路を
示す。第４図に示すこの発明の一実施例が、第１図に示
した従来の方式と相違するところは、入出力レジスタ２
０１乃至２０３の各出力側に比較回路３０１乃至３０３
を設けた点にある。
４図において、３０１乃至３０３はそれぞれ比較回路を
示す。第４図に示すこの発明の一実施例が、第１図に示
した従来の方式と相違するところは、入出力レジスタ２
０１乃至２０３の各出力側に比較回路３０１乃至３０３
を設けた点にある。
この回路の動作説明は次の如くである。すなわち、第１
図について説明したのと同様にして、ＤＴＢラインから
の転送データがレシーバ１を介して各入出力レジスタ２
０１乃至２０３の入力側、および比較回路３０１乃至３
０３に印加される。ＦＵＮラインからのコード信号が入
出力レジスタＲ１を指定するコード信号であるとすると
、先に第１図について説明したのと同様にして、デコー
ダ５からアンドゲート６へ出力が送られて該ゲート６が
許可状態となる。次にＤＴＳラインからサンプリングパ
ルスがレシニバ３を介して入力されると、該パルスはア
ンドゲート６を通過し、その前縁で入出力レジスタＲ１
をトリガして転送データを該レジスタＲ１に格納する。
また、それと同時にサンプリングパルスはインバータ９
を介して比較回路３０１に印加されるので、該サンプリ
ングパルスの後縁が比較回路３０１をトリガして、該サ
ンプリングパルスの前縁で今ほどレジスタＲ１に格納さ
れて出力される出力データと、該レジスタの入力側の入
力データとの比較をおこない、レジスタＲ１における格
納データの誤りをチェックする。第５図はこの発明の他
の実施例を示す図であり、第５図において４０１は選択
回路を示す。
図について説明したのと同様にして、ＤＴＢラインから
の転送データがレシーバ１を介して各入出力レジスタ２
０１乃至２０３の入力側、および比較回路３０１乃至３
０３に印加される。ＦＵＮラインからのコード信号が入
出力レジスタＲ１を指定するコード信号であるとすると
、先に第１図について説明したのと同様にして、デコー
ダ５からアンドゲート６へ出力が送られて該ゲート６が
許可状態となる。次にＤＴＳラインからサンプリングパ
ルスがレシニバ３を介して入力されると、該パルスはア
ンドゲート６を通過し、その前縁で入出力レジスタＲ１
をトリガして転送データを該レジスタＲ１に格納する。
また、それと同時にサンプリングパルスはインバータ９
を介して比較回路３０１に印加されるので、該サンプリ
ングパルスの後縁が比較回路３０１をトリガして、該サ
ンプリングパルスの前縁で今ほどレジスタＲ１に格納さ
れて出力される出力データと、該レジスタの入力側の入
力データとの比較をおこない、レジスタＲ１における格
納データの誤りをチェックする。第５図はこの発明の他
の実施例を示す図であり、第５図において４０１は選択
回路を示す。
第５図の実施例では、第４図のそれと相違して、入出力
レジスタ２０１乃至２０３の各々毎に比較回路を設ける
代りに、各レジスタの出力を選択回路４０１を介して１
個の比較回路３０１に印加している。従つて、先に説明
したのと同様にして、Ｄｎｌ３ラインから転送データが
レシーバ１を介して入出力レジスタ２０１乃至２０３の
入力側に印加され、また比較回路３０１にも印加されて
いる状態で、ＦＵＮラインからのコード信号がＲ１レジ
スタ２０１を指定するコード信号であつたとする。デコ
ーダ５のデコード出力はアンドゲート６を開き、ＤＴＳ
ラインからのサンプリングパルスが該アンドゲート６を
通過してＲ１レジスタ２０１をトリガした該レジスタの
入力側に印加されていた転送データを取り込み、同時に
その取り込んだ格納データをＲ１レジスタから出力して
選択回路４０１へ送る。一方、ＦＵＮラインからのＲ１
レジスタ２０１を指定するコード信号は、デコーダ５へ
印加されるほか、選択回路４０１へも印加されて、Ｒ１
レジスタ２０１の出力のみを比較回路２０１へ通過させ
る作用をする。かくして、あとは第４図を参照して説明
したのと同様にして、Ｄ゛ｍラインからサンプリングパ
ルスの前縁でＲ１レジスタ２０１へのデータの取り込み
がおこなわれた後、該サンプリングパルスはインバータ
９を介して、その後縁が比較回路３０１をトリガして、
Ｒ１レジスタ２０１の入力側データと該レジスタＲ１に
格納出力されたデータとの比較をおこない、該レジスタ
Ｒ１における格納誤まりを検出する。ＦＵＮラインから
のコード信号が他のレジスタＲ２，ＲＮなどを指定した
場合も、そのチェック動作は全く同様である。第５図に
示した実施例は、第４図のそれに比し、選択回路を余分
に必要とするが比較回路は１個でよく、全体として回路
素子の削減に成功している。以上の説明から既に明らか
なように、この発明によれば従来のチェック方式では検
出できなかつた偶数ビットにわたる入出力レジスタ格納
誤まりをも完全に検出可能であるので、その結果、電子
計算機などにおける誤動作や誤処理を防止でき、重大な
情報の喪失、破壊を免れ得るという利点がある。
レジスタ２０１乃至２０３の各々毎に比較回路を設ける
代りに、各レジスタの出力を選択回路４０１を介して１
個の比較回路３０１に印加している。従つて、先に説明
したのと同様にして、Ｄｎｌ３ラインから転送データが
レシーバ１を介して入出力レジスタ２０１乃至２０３の
入力側に印加され、また比較回路３０１にも印加されて
いる状態で、ＦＵＮラインからのコード信号がＲ１レジ
スタ２０１を指定するコード信号であつたとする。デコ
ーダ５のデコード出力はアンドゲート６を開き、ＤＴＳ
ラインからのサンプリングパルスが該アンドゲート６を
通過してＲ１レジスタ２０１をトリガした該レジスタの
入力側に印加されていた転送データを取り込み、同時に
その取り込んだ格納データをＲ１レジスタから出力して
選択回路４０１へ送る。一方、ＦＵＮラインからのＲ１
レジスタ２０１を指定するコード信号は、デコーダ５へ
印加されるほか、選択回路４０１へも印加されて、Ｒ１
レジスタ２０１の出力のみを比較回路２０１へ通過させ
る作用をする。かくして、あとは第４図を参照して説明
したのと同様にして、Ｄ゛ｍラインからサンプリングパ
ルスの前縁でＲ１レジスタ２０１へのデータの取り込み
がおこなわれた後、該サンプリングパルスはインバータ
９を介して、その後縁が比較回路３０１をトリガして、
Ｒ１レジスタ２０１の入力側データと該レジスタＲ１に
格納出力されたデータとの比較をおこない、該レジスタ
Ｒ１における格納誤まりを検出する。ＦＵＮラインから
のコード信号が他のレジスタＲ２，ＲＮなどを指定した
場合も、そのチェック動作は全く同様である。第５図に
示した実施例は、第４図のそれに比し、選択回路を余分
に必要とするが比較回路は１個でよく、全体として回路
素子の削減に成功している。以上の説明から既に明らか
なように、この発明によれば従来のチェック方式では検
出できなかつた偶数ビットにわたる入出力レジスタ格納
誤まりをも完全に検出可能であるので、その結果、電子
計算機などにおける誤動作や誤処理を防止でき、重大な
情報の喪失、破壊を免れ得るという利点がある。
第１図および第２図はそれぞれ従来の入出力情報チェッ
ク方式と示し、第３図はそれに用いられる各信号の送出
タイミングを示し、第４図はこの発明の一実施例を、第
５図は他の実施例を、それぞれ示すブロック図である。
ク方式と示し、第３図はそれに用いられる各信号の送出
タイミングを示し、第４図はこの発明の一実施例を、第
５図は他の実施例を、それぞれ示すブロック図である。
Claims (1)
- １ 転送データを送るデータ転送バスライン（以下、Ｄ
ＴＢラインときう）と入出力レジスタ選択用のコード信
号を送るファンクションライン（以下、ＦＵＮラインと
いう）と転送データのサンプリングのためのパルス信号
を送るデータ転送サンプリングライン（以下、ＤＴＳラ
インという）とによつて、複数存在する入出力レジスタ
のうちの特定のものを選択してそのレジスタにデータを
転送する際し、前記ＤＴＢラインにより転送されてきた
入出力情報としてのデータを前記複数の入出力レジスタ
のそれぞれの入力側に送り、次にＦＵＮラインにより送
られてきたコード信号をデコードして前記複数の入出力
レジスタのうちの特定のものを選択しておき、次にＤＴ
Ｓラインからのサンプリングパルスを、選択された前記
特定の入出力レジスタにのみ付与して、その入力側に与
えられている前記転送データを取り込み、格納するよう
にした入出力情報転送方式において、前記特定の入出力
レジスタに付与されるサンプリングパルスを利用して、
当該特定レジスタに取り込まれたデータと、その結果、
該レジスタから出力されることになるデータとを比較し
て、その一致の有無を検出する比較手段を具備したこと
を特徴とする入出力情報チェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53007360A JPS6042973B2 (ja) | 1978-01-27 | 1978-01-27 | 入出力情報チエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53007360A JPS6042973B2 (ja) | 1978-01-27 | 1978-01-27 | 入出力情報チエツク方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54101630A JPS54101630A (en) | 1979-08-10 |
| JPS6042973B2 true JPS6042973B2 (ja) | 1985-09-26 |
Family
ID=11663784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53007360A Expired JPS6042973B2 (ja) | 1978-01-27 | 1978-01-27 | 入出力情報チエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042973B2 (ja) |
-
1978
- 1978-01-27 JP JP53007360A patent/JPS6042973B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54101630A (en) | 1979-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032957B1 (en) | Information processing system for error processing, and error processing method | |
| US4037091A (en) | Error correction circuit utilizing multiple parity bits | |
| JPH0481932A (ja) | 割込みコントローラ | |
| US5488615A (en) | Universal digital signature bit device | |
| US3421148A (en) | Data processing equipment | |
| EP0492072A1 (en) | Data transfer bus system and method serving multiple parallel asynchronous units | |
| JPS6042973B2 (ja) | 入出力情報チエツク方式 | |
| US3046523A (en) | Counter checking circuit | |
| JPH08297588A (ja) | 二重照合装置 | |
| US3649963A (en) | Error detection arrangement for register-to-register data transmission | |
| RU2103815C1 (ru) | Резервированный счетчик | |
| JPH0535616A (ja) | データ転送システム | |
| JP2730342B2 (ja) | 割り込み制御回路 | |
| KR840000246B1 (ko) | 에러(error) 처리장치를 갖춘 데이타 처리 시스템 | |
| JPS5827247A (ja) | 論理装置 | |
| JPS6318223B2 (ja) | ||
| SU1661840A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU773735A1 (ru) | Устройство дл контрол пам ти | |
| JPS63303448A (ja) | デ−タ記憶回路 | |
| JPS61109154A (ja) | 固定デ−タ・レジスタのエラ−検出方式 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPH0750454B2 (ja) | チヤネル装置 | |
| JPH04268647A (ja) | 二度読み防止機能付レジスタ | |
| JPS6329850A (ja) | マイクロコンピユ−タの誤動作発生防止装置 | |
| JPS6386936A (ja) | ユニ−クパタ−ン検出回路 |