JPS6043581B2

JPS6043581B2 - メモリのアドレス指定方式

Info

Publication number: JPS6043581B2
Application number: JP11872581A
Authority: JP
Inventors: 悟斉藤
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1981-07-27
Filing date: 1981-07-27
Publication date: 1985-09-28
Also published as: JPS5819783A

Description

【発明の詳細な説明】この発明は、メモリのアドレス指定方式に関し、特にた
とえば中央処理装置に関連して設けられかつデータを書
込みまたは読出し可能なデータ記憶手段のアドレスを指
定する方式に関する。

第１図は従来のアドレス指定方式を説明するための図解
図である。以下、この第１図を参照して従来のアドレス
指定方式およびその欠点について説明する。よく知られ
ているように、コンピュータシステムではワード単位で
データの処理が行なわれる。

）そのため従来のアドレス指定方式では、コンピュータ
が処理可能なビット構成にするためにデータの最小単位
を構成するビット数Ｎにかかわらずデータをワード単位
に分割してメモリに記憶させている。しかし、第１図に
示すようにデータの最小夕単位を構成するビット数（Ｎ
）が１ワードを構成するビット数（Ｗ）よりも小さい場
合、メモリに空エリア（第１図の斜線部分）が増えてし
まう。このメモリの空エリアには「Ｏ」などの意味のな
いデータが書込まれる。たとえば、１ワードを８ビット
とし、データの最小単位を４ビットすると、第１図のデ
ータ１の場合、最小データＢおよびＣは１ワードに納め
られる。しかし、データＡが納められるワードは上位４
ビットがあまつてしまう。そのため、この上位４ビット
にＲＯＯＯＯＪなどが書込まれる。このように、従来の
アドレス指定方式ではメモリに空エリアすなわち無駄な
部分が増えてしまい、メモリを最大限に利用することが
できない。その結果、メモリの容量が必要以上に大きく
なるという欠点があつた。それゆえに、この発明の主た
る目的は、メモリの無駄な部分を無くしメモリの容量を
少くし得るメモリのアドレス指定方式を提供することで
ある。

この発明は、要約すれば、データ記憶手段で記憶される
データの先頭アドレス（ＡＤＲ）からの位置をワード単
位て演算するとともに、読出しまたは書込み命令された
データの前記演算された位置からの長さをワード単位で
演算することによつてアドレスを指定するようにしたも
のである。

以下、図面に示す実施例とともにこの発明をより具体的
に説明する。第２図はこの発明の一実施例を示す概略ブ
ロック図である。

構成において、ＣＰＵｌに関連してＲＯＭ２およびＲＡ
Ｍ３が設けられる。このＲＯＭ２には、たとえば第５図
に示すようなアドレス指定のための動作プログラムが格
納される。なお、このＲＯＭ２には、図示しないが、必
要に応じて他の制御プログラムが格納される。一方、Ｒ
ＡＭ．３はデータエリア３ａと、ワーキングエリア３ｂ
とを含む。この実施例では、データエリア３ａのアドレ
スがこの発明によるアドレス指定方式によつて指定され
る。また、ワーキングエリア３ｂはたとえば第３図およ
び第４図に示すような記憶領！域を含む。第３図および
第４図は第２図におけるワーキングエリア３ｂの記憶領
域を示す図解図である。

まず、第３図を参照して、ワーキングエリア３ｂはデー
タエリア３ａの先頭アドレス（ＡＤＲ）を記４憶する領
域と、データの最小単位を構成するるるビット数（Ｎ）
を記憶する領域と、ＣＰＵｌで処理可能なワード単位を
構成するビット数（Ｗ）を記憶する領域とを含む。次に
、第４図を参照して、ワーキングエリア３ｂはデータの
種類Ｆｌ，Ｆ２，・・・別に、対応のデータが前記先頭
アドレス（ＡＤＲ）からデータの最小単位でいくつめに
記憶されているかを示す位置係数データ（Ｐ）を記憶す
る領域と、対応のデータ長がデータの最小単位で何個分
あるかを示す長さ係数データ（Ｌ）を記憶する領域とを
含む。なお、第３図および第４図に示すようなアドレス
指定のための設定データはＲＯＭ２に記憶させフるよう
にしてもよい。

ここで、第２図におけるＲＡＭ３のデータエリア３ａへ
のデータの設定について説明する。

このデータの設定はワード長に無関係に行なわれる。す
なわち、あるデータの最後の最小データの次に・は必ず
次のデータの最初の最小データが記憶されるようにデー
タの設定が行なわれる。したがつて、各データ間で、第
１図において斜線で示す空エリアが生じることがなくな
る。そのため、データエリア３ａを従来に比べて有効に
使用することができ、その容量を小さくすることができ
る。なお、上述のデータ設定に際して第４図に示す設定
データテーブルが作成される。すなわち、１つのデータ
が設定されるごとに、そのデータの種類Ｆと、データの
書込まれた位置がデータエリア３ａの先頭アドレス（Ａ
ＤＲ）からデータの最小単位でいくつめのところにある
かを示す位置係数データ（Ｐ）と、書込まれたデータの
長さがデータの最小単位で何個分あるかを示す長さ係数
データ（Ｌ）とが第４図に示す記憶領域に書込まれる。
第５図は第２図の実施例の動作を説明するためのフロー
チャートであり、特にデータの読出し時におけるアドレ
ス指定動作を示している。

以下、この第５図を参照して第２図の実施例の動作につ
いて説明する。第５図のフローチャートでは、データエ
リア３ａから読出すべきデータの位置係数データ（Ｐ）
（以下単にＰと称す）と長さ係数ゼータ（Ｌ）（以下単
にＬと称す）との奇数または偶数の組み合わせによつて
アドレスの指定動作を異ならせている。

すなわち、ＰおよびＬが両方とも偶数の場合は、ステッ
プ６０以下の動作が行なわれる。また、Ｐが偶数でＬが
奇数の場合は、ステップ７０以下の動作が行なわれる。
また、Ｐが奇数でＬが偶数の場合はステップ８０以下の
動作が行なわれる。また、ＰおよびＬが両方とも奇数の
場合はステップ９０以下の動作が行なわれる。第６Ａ図
ないし第６Ｃ図、第７Ａ図ないし第７Ｄ図、第８Ａ図な
いし第８Ｄ図、第９Ａ図ないし第９Ｃ図は第２図の実施
例の動作を具体的に説明するための図であり、それぞれ
、第５図のステップ６０，７０．８０．９０以下の動作
の動作に関連している。

なお、第６Ａ図、第７Ａ図、第８Ａ図および第９Ａ図は
、データエリア３ａ内における読出すべきデータのフォ
ーマットを示す図である。また、第６Ｂ図、第７Ｂ図、
第８Ｂ図、第９Ｂ図は、データ読出しのための命令フォ
ーマットを示す図である。また、第６Ｃ図、第７Ｃ図、
第８Ｃ図および第９Ｃ図は、前記読出しのための命令フ
ォーマットに基づいて読出されたデータを示す図である
。また、第７Ｄおよび第８Ｄ図は読出したデータをシフ
トしたものを示す図である。まず、第６Ａ図ないし第６
Ｃ図を参照してＰおよびＬが両方とも偶数の場合の動作
について説明する。なお、データエリア３ａの先頭アド
レス（．ＡＤＲ）（以下単にＡＤＲと称す）は１００で
あり、データの最小単位を構成するビット数（Ｎ）（以
下単にＮと称す）は４であり、１ワードを構成するビッ
ト数（Ｗ）（以下単にＷと称す）は８てある（第７Ａ図
以下においても同様）とする。まず、第３図および第４
図に示すアドレス指定のための設定データを記憶する領
域から第６Ｂ図に示す読出しのための命令フォーマット
が作成される。次に、この作成された命令フォーマット
に基づいて第５図のステップ６０以下の動作が行なわれ
る。すなわち、ステップ６０において、（Ｐ・Ｎ）÷Ｗ
の演算が行なわれる。たとえば、第６Ｂ図の命令フォー
マットによる場合、（２・４）÷８＝１となる。この演
算結果は読出すべきデータの記憶位置がＡＤＲから何ワ
ードめにあるかを示すものであり、Ｘとしてワーキング
エリア３ｂに記憶される。次に、ステップ６１では、（
Ｌ●Ｎ）÷Ｗの演算が行なわれる。たとえば、第６Ｂ図
の場合、（４・４）÷８＝２となる。この演算結果は読
出すべきデータの長さが前記ステップ６０において演算
された位置から何ワード分あるかを示すもので、Ｙとし
てワーキングエリア３ｂに記憶される。次に、ステップ
６２ではデータエリア３ａからデータの読出しが行なわ
れる。すなわち、データエリア３ａにおいてアドレス（
ＡＤＲ＋Ｘ）で指定される位置からワード長Ｙ分のデー
タを読取る。たとえば、第６Ｂ図の場合データエリア３
ａのアドレス１０１から２ワード分のデータを読取る。
したがつて、第６Ｃ図で示すようなデータが読取られる
。この第６Ｃ図に示すデータはデータエリア３ａに設定
される前の形と同じであるので、そのままＣＰＵｌによ
つて処理される。次に、第７Ａ図および第７Ｄ図を参照
してＰが偶数でありＬが奇数である場合の動作について
説明する。

まず、第６Ｂ図と同様にデータ読出しのための命令フォ
ーマットが作成される。そして、第５図のステップ７０
において前記ステップ６０と同様の演算が行なわれる。
たとえば、第７Ｂ図の命令フォーマットによる場合、そ
の演算結果は１となる。この演算結果は前記ステップ６
０の場合と同様にＸとしてワーキングエリア３ｂに記憶
される。次に、ステップ７１では、（Ｌ−Ｎ）÷Ｗ＋１
の演算が行なわれる。たとえば、第７Ｂ図の命令フォー
マットによる場合、（３・４）÷８＋１″．２となる。
なお、この場合小数点以下は切捨てられる。この演算結
果は前記ステップ６１と同様にＹとしてワーキングエリ
ア３ｂに記憶される。次に、ステップ７２では、前記ス
テップ６２と同様にデータの読取りが行なわれる。すな
わち、アドレス（ＡＤＲ＋Ｘ）で指定される位置からワ
ード長Ｙ分のデータを読取る。たとえば、第Ｊ７Ｂ図の
データフォーマットによる場合、アドレス１０１から２
ワード分のデータを読取る。したがつて、この読取つた
データは第７Ｃ図に示すようになる。このステップ７２
において読取つたデータはステップ７３において１デー
タ単位分だけ）右へシフトされる。したがつて、読取つ
たデータは第７Ｄ図に示すようなる。さらに、ステップ
７４において第７Ｄ図に示すデータの中で土位置データ
単位分（第７Ｄ図において斜線で示す部分）は不定とす
る。これは、読取つたデータの形をデフータエリア３ａ
に設定される前の形に戻し、ＣＰＵｌに正常に処理され
るようにするためである。このようにして得られたデー
タ、すなわち第７Ｄ図に示すデータＣＰＵｌによつて処
理される。次に、第８Ａ図ないし第８Ｄ図を参照してＰ
が奇数でありＬが偶数の場合の動作について説明する。

この場合も同様に第８Ｂ図に示すようなデータ読取りの
ため命令フォーマットが作成される。そして、ステップ
８０では前記ステップ６０およびステップ７０と同様の
演算が行なわれる。たとえば、第８Ｂ図の命令フォーマ
ットによる場合、（１・４）÷８″．０となる。ただし
、小数点以下は切捨てられる。この演算結果は前記ステ
ップ６０および７０と同様にＸとしてワーキングエリア
３ｂに記憶される。次に、ステップ８１では、前記ステ
ップ７１と同様の演算が行なわれる。たとえば、第８Ｂ
図の命令フォーマットによる楊合、（４・４）÷８＋１
＝３となる。この演算結果はＹとしてワーキングエリア
３ｂに記憶される。次に、ステップ８２では前記ステッ
プ６２および７２と同様に、アドレス（ＡＤＲ＋Ｘ）の
位置からワード長Ｙ分のデータを読取る。たとえば、第
８Ｂ図の命令フォーマットによる場合、アドレス１００
すなわち先頭アドレスから３ワード分のデータを読取る
。したがつて、この場合読取られたデータは第８Ｃ図に
示すようになる。この第８Ｃ図に示すデータはステップ
８３において１データ単位分だけ左へシフトされる。こ
れは、前記ステップ７３と同様に、読取つたデータをデ
ータエリア３ａに設定される前の形に戻すためである。
このようにしてシフトされたデータすなわち第８Ｄ図に
示すデータはＣＰＵｌによつて処理される。次に、第９
Ａ図ないし第９Ｃ図を参照してＰおよびＬが両方とも奇
数である場合の動作について，説明す。この場合も同様
に第９Ｂ図に示すようなデータ読取りのため命令フォー
マットが作成される。そして、ステップ９０において、
前記ステップ６０，７０および８０と同様の演算が行な
われる。たとえば、第９Ｂ図の命令フォーマットによ４
る場合、その演算結果はＯとなる。また、ステップ９１
において、前記ステップ７１および８１と同様の演算が
行なわれる。たとえば、第９Ｂ図の命令フォーマットに
よる場合、その演算結果は２となる。上述のステップ９
０および９１において・求められたＸおよびＹに基づい
てステップ９２では、前記ステップ６２，７２および８
２と同様にデータの読出して行なう。たとえば、第９Ｂ
図の命令フォーマットによる場合アドレス１００すなわ
ち先頭アドレスから２ワード分のデータを読取る。した
がつて、読取つたデータは第９Ｃ図に示すようになる。
このようにして読取られたデータは、ステップ９４にお
いてその上位置データ単位分が不定とされる。なお、こ
の場合読取つたデータがシフトされないのは、読取つた
データの形がデータエリア３ａに設定される前の形と同
じであるからである。このようにして読取られたデータ
すなわち第９Ｃ図のデータはＣＰＵｌによつて処）理さ
れる。上述のごとく第２図の実施例では、データエリア
３ａにデータを設定記憶させる際、各データ間の不要部
分を詰めて設定記憶させるので、従来のようにデータエ
リアに無駄な部分を生じることが・ない。

したがつて、データエリア３ａの容量を小さくすること
ができる。また、Ｐ．（５Ｌとの奇数または偶数の組み
合わせを判断し、各組み合わせに応じたアドレス指定の
ための演算を行なうようにしたので、ＣＰＵｌのワード
構成に沿つて所望のｌデータを読出すことができる。以
上のように、この発明によれば、位置係数データＰと長
さ係数データＬとの奇数または偶数の組み合わせを判断
するとともに、データ記憶手段で記憶されるデータの先
頭アドレスＡＤＲからの位置をワード単位で演算し、読
出しまたは書込み命令されたデータの前記演算された位
置からの長さをワード単位て演算することによつてアド
レス指定を行なうようにしたので、データ記憶手段に空
エリアを生じることなくデータ記憶手段を最大限に使用
することがてきる。

したがつて、従来と同じ記憶容量のデータ記憶手段を用
いた場合より多くのデータを記憶させることができ、逆
に同じ量のデータを記憶させる場合データ記憶手段の容
量を少くすることができる。

【図面の簡単な説明】

第１図は従来のアドレス指定方式を説明するための図解
図である。第２図はこの発明の一実施例を示す概略ブロック図てあ
る。第３図および第４図は第２図におけるワーキングエ
リア３ｂの記憶領域を示す図解図である。第５図は第２
図の実施例の動作を説明するためのフローチャートであ
る。第６Ａ図ないし第６Ｃ図、第７Ａ図ないし第７Ｄ図
、第８Ａ図ないし第８Ｄ図、第９Ａ図ないし第９Ｃ図は
第２図の実施例の動作を具体的に説明するための図であ
る。図において、１はＣＰＵｌ２はＲＯＭｌ３はＲＡＭ
ｌ３ａはデータエリア、３ｂはワーキングエリアを示す
。

Claims

【特許請求の範囲】１中央処理装置に関連して設けられ、かつデータを書
込みまたは読出し可能なデータ記憶手段のアドレス指定
方式であつて、アドレス指定のための設定データを記憶
するアドレス指定データ記憶手段を備え、前記アドレス
指定データ記憶手段は、前記データ記憶手段の先頭アドレス（ＡＤＲ）を記憶す
る第１の領域と、最小データの１つの単位を構成するビ
ット数Ｎを記憶する第２の領域と、前記中央処理装置で
処理可能なワード単位を構成するビット数（Ｗ）を記憶
する第３の領域と、前記データ記憶手段で記憶されるデ
ータの位置を前記先頭アドレス（ＡＤＲ）から前記最小
データ単位で示す位置係数データ（Ｐ）を記憶する第４
の領域と、命令されたデータ長を前記最小データ単位で
示す長さ係数データ（Ｌ）を記憶する第５の領域とを含
み、前記位置係数データ（Ｐ）と前記長さ係数データ（
Ｌ）との奇数または偶数の組み合わせを判断するステッ
プ、前記最小データ１つの単位を構成するビット数（Ｎ
）と前記ワード単位を構成するビット数（Ｗ）と前記位
置係数データ（Ｐ）とに基づいて、前記データ記憶手段
で記憶されるデータの前記先頭アドレス（ＡＤＲ）から
の位置を前記ワード単位で演算するステップ、および前
記最小データの１つの単位を構成するビット数（Ｎ）と
前記ワード単位を構成するビット数（Ｗ）と前記長さ係
数データ（Ｌ）とに基づいて、読出しまたは書込み命令
されたデータの前記演算された位置からの長さを前記ワ
ード単位で演算するステップを行なうことによつてアド
レスを指定する、メモリのアドレス指定方式。