JPS5819783A - メモリのアドレス指定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、メモリのアドレス指定方式に関し、特にた
とえば中火処理装置に関連して設【プられかつデータを
内込みまたは臥出し可能なデータ記憶手段のアドレスを
指定する方式に関づる。

第１図は従来のアドレス指定方式を説明づるための図解
図である。以下、この第１図を参照して従来のアドレス
指定方式およびその欠点について説明する。

よく知られているように、コンピュータシステムではワ
ード単位でデータの処理が行なわれる。

子のため従来のアドレス指定方式では、コンピュータが
処理可能なビット構成にするためにデータの最小単位を
構成するビット数（Ｎ）にかかわらずデータをワード単
位に分割してメモリに記憶させている。しかし、第１図
に示づ−ようにデータの最小単位を構成するビット数（
Ｎ）が１ワードを構成するビット数（Ｗ＞よりも小さい
場合、メモリに空エリ）７（第１図の斜線部分）が増え
てしまう。このメモリの空エリアには、「Ｏｊなどの意
味のないデータが書込まれる。たとえば、１ワ−とりる
と、第１は１のデータ１の場合、最小データＢおよびＣ
は１Ｌ）−ドに納められる。しかし、データＡが納めら
れるワードは上位４ビツトがあまってしまう。そのだめ
、この上位４ビツトに「００００」などが書込まれる。

このにうに、従来のアドレス指定方式ではメモリに空エ
リアづなわら無駄な部分が増えてしまい、メモリを最大
限に利用する（−とができない。その結果、メモリの容
ｒが必要以上に大さ・くなるという欠点があった。

それゆえに、この発明の主たる目的は、メモリの無駄な
δ（−分を無くしメしりの容量を少くし得るメ七りのア
ドレス指定方式を提供することである。

この発明は、要約すれば、データ記憶１段で記憶される
データの先頭アドレス（ＡＤＲ）からの位ぼをワード単
位で洟貸づるとともに、読出しまたは書込み命令された
データの前記演詐された位置からの良さをワード単位で
演拝Ｊることによってアドレスを指定するようにしたも
のである。

以下、図面に示す実施例とともにこの発明をより具体的
に説明する。

第２図はこの発明の一実施例を示す概略ブロック図であ
る。構成において、ＣＰｔＪｌに関連してＲＯＭ２およ
びＲＡＭ３が設けられる。このＲＯＭ２には、たとえば
第５図に示すようなアドレス指定のための動作プログラ
ムが格納される。なお、このＲＯＭ２には、図示しない
が、必要に応じて他の制御プログラムが格納される。一
方、ＲＡＭ３はデータエリア３ａと、ワーキングエリア
３ｂとを含む。この実施例では、データエリア３ａのア
ドレスがこの発明によるアドレス指定方式によって指定
される。また、ワーキングエリア３ｂはたとえば第３図
および第４図に示すような記憶領域を含む。

第３図および第４図は第２図におけるワーキングエリア
３ｂの記憶領域を示す図解図である。まず、第３図を参
照して、ワーキングエリア３ｂはデータエリア３ａの先
頭アドレス（ＡＤＲ）を記憶する領域と、データの最小
単位を構成するビット数（Ｎ）を記憶する領域と、ＣＰ
Ｕ１で処理可５− 能なツー１〜ψ位を構成するビット数（Ｗ）を記憶する
領域どを含む。次に、第４図を参照して、ワーキングエ
リア３ｂはデータの種類Ｆｌ、Ｆ２．。

０．別に、対応のデータが前記先頭アドレス（ＡＤ　Ｒ
）からデータの最小単位でいくつめに記憶されているか
を示す位置係数データ（１〕）を記憶する領域と、対応
のデータ長がア′−夕の最小単位で何個分あるかを示す
長さ係数データ（Ｌ　）を記憶する領域とを含む。

なお、第３図および第４図に示すようなアドレス指定の
ための設定データはＲＯＭ２に記憶させるようにしでも
よい。

ここで、第２図におけるＲＡＭ３のデータエリア３ａへ
のデータの設定について説明Δ゛る。このデータの設定
はワード長に無関係に行なわれる。

すなわち、あるデータの最後の最小データの次には必ず
次のデータの最初の最小データが記憶されるようにデー
タの設定が行なわれる。したがって、各データ間で、第
１図において斜線で示り空エリアが生じることがなくな
る。そのため、データニー〇− リア３ａを従来に比べて有効に使用することができ、そ
の容量を小さくすることができる。

なお、上述のデータ設定に際して第４図に示す設定デー
タテーブルが作成される。すなわち、１つのデータが設
定されるごとに、そのデータの種類Ｆと、データの書込
まれた位置がデータエリア３ａの先頭アドレス（ＡＤＲ
＞からデータの最小単位でいくつめのところにあるかを
示す位置係数データ（Ｐ）と、書込まれたデータの長さ
がデータの最小単位で何個弁あるかを示す長さ係数デー
タ（Ｌ）とが第４図に示ず記憶領域に書込まれる。

第５図は第２図の実施例の動作を説明するためのフロー
チャートであり、特にデータの読出し時におけるアドレ
ス指定動作を示している。以下、この第５図を参照して
第２図の実施例の動作について説明する。

第５図のフローチャートでは、データエリア３ａから胱
出すべぎデータの位置係数データ（Ｐ）（以下単にＰと
称す）と長さ係数データ（Ｌ）（以下単にＬと称す）と
の奇数または偶数の組み合わせによってアドレスの指定
動作を異ならせている。すなわち、ＰおよびＬが両方と
も偶数の場合は、ステップ６０以下の動作が行なわれる
。また、Ｐが偶数で１が奇数の場合は、ステップ７０以
下の動作が行なわれる。また、Ｐが奇数でＬが偶数の場
合はステップ８０以下の動作が行なわれる。また、Ｐお
よびＬが両方とも奇数の場合はステップ９０以下の動作
が行なわれる。

第６八図ないし第６Ｃ図、第７八図ないし第７Ｄ図、第
８八図ないし第８Ｄ図、第９八図ないし第９Ｃ図は第２
図の実施例の動作を具体的に説明するための図であり、
それぞれ、第５図のステップ６０．７０．８０．９０以
下の動作の動作に関連している。なお、第６Ａ図、第７
Ａ図、第８Ａ図および第９Ａ図は、データエリア３ａ内
における読出ずべきデータのフォーマットを示す図であ
る。また、第６Ｂ図、第７Ｂ図、第８Ｂ図、第９Ｂ図は
、データ読出しのための命令フォーマットを示す図であ
る。また、第６Ｃ図、第７Ｃ図、第８Ｃ図および第９Ｃ
図は、前記読出しのための命令フォーマットに基づいて
読出されたデータを示す図である。また、第７Ｄおよび
第８Ｄ図は読出したデータをシフトしたものを示す図で
ある。

まず、第６八図ないし第６Ｃ図を参照してＰおよびＬが
両方とも偶数の場合の動作について説明する。なお、デ
ータエリア３ａの先頭アドレス（ＡＤＲ＞（以下単にＡ
ＤＲと称す）は１００であり、データの最小単位を構成
するビット数（Ｎ）（以下単にＮと称す）は４であり、
１ワードを構成するビット数（Ｗ）（以下単にＷと称す
）は８である（第７Ａ図以下においても同様）とする。

まず、第３図および第４図に示すアドレス指定のための
設定データを記憶する領域から第６Ｂ図に示す読出しの
ための命令フォーマットが作成される。次に、この作成
された命令フォーマットに基づいて第５図のステップ６
０以下の動作が行なわれる。すなわち、ステップ６０に
おいて、（Ｐ・Ｎ）÷Ｗの演算が行なわれる。たとえば
、第６Ｂ図の命令フォーマットによる場合、（２・４）
÷８−１となる。この演算結果は読出すべきデータ９− の記憶位置がＡＤＲから何ワードめにあるかを示すもの
であり、Ｘとしてワーキングエリア３１）に記憶される
。次に、ステップ６１では、（１−・Ｎ）÷Ｗの演算が
行なわれる。たとえば、ｆｆ１６Ｂ図の場合、（４・４
）÷８−２となる。この演算結果は読出すべきデータの
長ざが前記ステップ６０において演算された位置から何
ワード分あるかを示すもので、）′としてワーキングエ
リア３ｂに記憶される。次に、ステップ６２ではデータ
エリア３ａからデータの読出しが行なわれる。すなわち
、データエリア３ａにおいてアドレス（ＡＤＲ＋Ｘ）で
指定される位置からワード長Ｙ分のデ・−タを読取る。

たとえば、第６Ｂ図の場合データエリア３ａのアドレス
１０１から２ワ一ド分のデータを読取る。したがって、
第６Ｃ図で示ｔ　Ｊ：うなデータが読取られる。この第
６Ｃ図に示すデータはデータエリア３ａに設定される前
の形ど同じであるので、そのままＣＰＬＩ　１によって
処理される。

次に、第７Ａ図おいし第７Ｄ図を参照してＰが偶数であ
りＬが奇数である場合の動作について説１０− 明する。まず、第６Ｂ図と同様にデータ読出しのための
命令フォーマットが作成される。そして、第５図のステ
ップ７０において前記ステップ６０と同様の演算が行な
われる。たとえば、第７Ｂ図の命令フォーマツ１〜によ
る場合、その演算結果は１となる。この演算結果は前記
ステップ６０の場合と同様にＸとしてワーキングエリア
３ｂに記憶される。次に、ステップ７１では、（Ｌ−Ｎ
）÷Ｗ＋１の演算が行なわれる。ノＣとえば、第７Ｂ図
の命令フォーマットによる場合、（３・４）÷８＋１−
２となる。なお、この場合小数点以下は切捨てられる。

この演算結果は前記ステップ６１と同様にＹとしてワー
キングエリア３ｂに記憶される。次に、ステップ７２で
は、前記ステップ６２と同様にデータの読取りが行なわ
れる。すなわら、アドレス（ＡＤＲ＋Ｘ）で指定される
位置からワード長Ｙ分のデータを読取る。たとえば、第
７Ｂ図のデータフォーマットによる場合、アドレス１０
１から２ワ一ド分のデータを読取る。したがって、この
読取ったデータは抛７Ｃ図に示すようにはステップ７３
において１デ一タ単位分だけ右ヘシフトされる。し１ｃ
がって、読取ったデータは第７Ｄ図に示すようになる。

さらに、ステップ７４において第７Ｄ図に示すデータの
中で上位１デ一タ単位分く第７Ｄ図において斜線で示ず
部分）は不定とする。これは、読取ったデータの形をデ
ータエリア３ａに設定される前の形に戻し、ＣＰＵ１に
正常に処理されるようにするためである。このようにし
て得られたデータ、すなわち第７Ｄ図に示すデータがＣ
ＰＵ１によって処理される。

次に、第８八図ないし第８Ｄ図を参照してＰが奇数であ
りＬが偶数の場合の動作について説明する。この場合も
同様に第８Ｂ図に示すようなデータ読取りのための命令
フォーマットが作成される。

そして、ステップ８０では前記ステップ６０およびステ
ップ７０と同様の演算が行なわれる。たとえば、第８Ｂ
図の命令フォーマットによる場合、（１・４）÷８　’
、　Ｏとなる。ただし、小数点以下は切捨てられる。こ
の演算結果は前記ステップ６Ｏおよび７０と同様にＸと
してワーキングエリア３ｂに記憶される。次に、ステッ
プ８１では、前記ステップ７１と同様の演算が行なわれ
る。たとえば、第８Ｂ図の命令フォーマットによる場合
、（４・４）÷８＋１−３となる。この演算結果はＹと
してワーキングエリア３ｂに記憶される。次に、ステッ
プ８２では前記ステップ６２および７２と同様に、アド
レス（ＡＤＲ＋Ｘ）の位置からワード長Ｙ分のデータを
読取る。たとえば、第８Ｂ図の命令フォーマットによる
場合、アドレス１００すなわち先頭アドレスから３ワ一
ド分のデータを読取る。したがって、この場合読取られ
たデータは第８Ｃ図に示すようになる。この第８Ｃ図に
示すデータはステップ８３において１デ一タ単位分だり
左ヘシフトされる。これは、前記ステップ７３と同様に
、読取ったデータをデータエリア３８　ｋ：設定される
前の形に戻すためである。このようにしてシフ１−され
たデータすなわち第８Ｄ図に示すデータはＣＰＵ１によ
って処理される。

次に、第９八図ないｌ／第９Ｃ図を参照してＰお１３− よびＬが両方とも奇数である場合の動作について説明す
。この場合も同様に第９Ｂ図に示すようなデータ読取り
のための命令フォーマットが作成される。そしＣ、ステ
ップ９０におい−Ｃ１前記ステップ６０．７０および８
０と同様の演算が行なわれる。たとえば、第９Ｂ図の命
令フォーマットによる場合、その演算結果は０となる。

また、ステップ９１において、前記ステップ７１および
８１と同様の演算が行なわれる。たとえば、第９Ｂ図の
命令フォーマツ１−にＪ：る場合、その演算結果は２と
なる。上述のステップ９０および９１において求められ
たＸおよびＹに基づいてステップ９２では、前記ステッ
プ６２．７２および８２と同様にデータの読出しを行な
う。たとえば、第９Ｂ図の命令フォーマットによる場合
アドレス１００すなわち先頭アドレスから２ワ一ド分の
データを読取る。したがって、読取ったデータは第９Ｃ
図に示すようになる。このようにして読取られたデータ
は、ステップ９４においてその上位１デ一タ単位分が不
定とされる。なお、この場合読取ったデ１４− −夕がシフトされないのは、読取ったデータの形がデー
タエリア３ａに設定される前の形と同じであるからであ
る。このようにして読取られたデータすなわち第９Ｃ図
のデータはＣＰＵ１によって処理される。

上述のごとく第２図の実施例では、データエリア３ａに
データを設定記憶させる際、各データ間の不弱部分を詰
めて設定記憶させるので、従来のようにデータエリアに
無駄な部分を生じることがない。したがって、データエ
リア３ａの容量を小さくすることができる。また、Ｐと
Ｌとの奇数または偶数の組み合わせを判断し、各組み合
わせに応じたアドレス指定のための演算を行なうように
したので、ｃｐｕｉのワード構成に沿って所望のデータ
を読出すことができる。

以上のように、この発明によれば、位置係数データ（Ｐ
）と長さ係数データ（Ｌ）との奇数または偶数の組み合
わせを判断するとともに、データ記憶手段で記憶される
データの先頭アドレス（ＡＤＲ）からの位置をワード単
位で演算し、読出し位置か１５の長さをワード単位で演
算することによってアドレス指定を行なうようにしたの
で、データ記憶手段に空エリアを生じることなくデータ
記憶手段を最大限に使用することができる。したがって
、従来と同じ記憶客間のデータ記憶手段を用いた場合よ
り多くのデータを記憶さ仕ることができ、逆に同じ衡の
データを記憶さける場合データ記憶手段の容量を少くす
ることができる。

【図面の簡単な説明】

第１図は従来のアドレス指定方式を説明するための図解
図である。第２図はこの発明の一実施例を示−８１概略
ブロック図である。第３図および第４図は第２図に（１
３けるワーキングエリア３ｂの記憶領域を示す図解図で
ある。第５図は第２図の実施例のり」作を説明りるため
の７０−ヂヤートである。 第６八図ないし第６Ｃ図、第７八図ないし第７Ｄ図、第
８八図ないし第８Ｄ図、第９八図ないし第９Ｃ図は第２
図の実施例の動作を具体的に説明するための図である。 図において、１はＣＰＵ、２はＲＯＭ、３はＲＡＭ、３
ａはデータエリア、３ｂはワーキングエリアを示す。 特許出願人　　　　立石電機株式会社 代理人　　　　　　弁理士　深　見　久　部（ほか２名
） １７− 冨１図

Claims (1)

1. 【特許請求の範囲】 中央処理装置に関連して設けられ、かつデータを書込み
   または読出し可能なデータ記憶手段のアドレス指定方式
   であって、 アドレス指定のための設定データを記憶するアドレス指
   定データ記憶手段を備え、 前記アドレス指定データ記憶手段は、 前記データ記憶手段の先頭アドレス（ＡＤＲ＞を記憶す
   る第１の領域と、 最小データの１つの単位を構成するビット数（Ｎ）を記
   憶する第２の領域と、 前記中央処理装置で処理可能なワード単位を構成するビ
   ット数（Ｗ）゛を記憶する第３の領域と、前記データ記
   憶手段で記憶されるデータの位置を前記先頭アドレス（
   ＡＤＲ）から前記最小データ単位で示す位置係数データ
   （Ｐ）を記憶する第４の領域と、 命令されたデータ長を前記最小データ単位で示す長さ係
   数データ（Ｌ）を記憶する第５の領域とを含み、 前記位置係数データ（Ｐ）と前記長さ係数データ（Ｌ）
   との奇数または偶数の組み合わせを判断するステップ、 前記最小データの１つの単位を構成するビット数（Ｎ＞
   と前記ワード単位を構成するビット数（Ｗ）と前記位置
   係数データ（Ｐ）とに基づいて、前記データ記憶手段で
   記憶されるデータの前記先頭アドレス（ＡＤＲ）からの
   位置を前記ワード単位で演算するステップ、および 前記最小データの１つの単位を構成するビット数（Ｎ）
   と前記ワード単位を構成するビット数（Ｗ）と前記長さ
   係数データ（Ｌ）とに基づいて、読出しまたは書込み命
   令されたデータの前記演算された位置からの長さを前記
   ワード単位で演算するステップを行なうことによってア
   ドレスを指定する、メモリのアドレス指定方式。