JPS6043653B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6043653B2 JPS6043653B2 JP5344678A JP5344678A JPS6043653B2 JP S6043653 B2 JPS6043653 B2 JP S6043653B2 JP 5344678 A JP5344678 A JP 5344678A JP 5344678 A JP5344678 A JP 5344678A JP S6043653 B2 JPS6043653 B2 JP S6043653B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- diffusion
- wafer
- oxide film
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタを得る場合に適した半導体装置の
製造方法に関する。
製造方法に関する。
一般にサイリスタを得る場合、第１図ａに示す如きＮ
導電型ウェハ（ａｓｇｒｏｗｎｗａｆｅｒ）１に対し、
Ｇａの封管拡散を行なうことにより、第１図をに示す如
くＰ型層２、３を形成する。
導電型ウェハ（ａｓｇｒｏｗｎｗａｆｅｒ）１に対し、
Ｇａの封管拡散を行なうことにより、第１図をに示す如
くＰ型層２、３を形成する。
その際、ウェハ表面は露出されたまゝであるから、封管
自体、不純物源としてのＧａその他に、不要な不純物が
存在すると、該不純物がＧａと共にウェハ１内に侵入し
、小数キャリアのライフタイムの低下が生じたり、ＰＮ
接合部に耐圧劣化が生じたりするおそれがある。また、
第１図をの工程後には、通常ウェハ１の片面をケミカル
エッチングすることにより、Ｐ型層２の表面側を削り取
る工程が行なわれる。これは、次に第１図ｃに示す如く
Ｐ型層２にＮ１厘拡散層４を形成した際、所望の電気的
特性（スイッチング感度等）を得るためであり、上記Ｐ
型層２のエッチング量のコントロールには、かなりの正
確さが要求されている。しかしながら上記エッチングは
、通常Ｐ型層３の表面を耐酸性のテープまたはワックス
等で覆い、Ｐ型層２をエッチングすることで行なわれる
が、上記テープまたはワックス等による被覆膜は１０μ
程度もあり、しかも軟質性であるため、ダイヤルゲージ
でエッチング量を測定する際に誤差を生じることがあり
、問題である。 本発明は上記事情に鑑みてなされたも
ので、半導体基体（ウェハ）に不要な不純物が侵入しな
いようにＧａの封管拡散が行なえ、またこの封管拡散後
の半導体基体のエッチングが正確に行なえるようにする
ことにより、従来の問題点を除去することができる半導
体装置の製造方法を提供しようとするものである。
自体、不純物源としてのＧａその他に、不要な不純物が
存在すると、該不純物がＧａと共にウェハ１内に侵入し
、小数キャリアのライフタイムの低下が生じたり、ＰＮ
接合部に耐圧劣化が生じたりするおそれがある。また、
第１図をの工程後には、通常ウェハ１の片面をケミカル
エッチングすることにより、Ｐ型層２の表面側を削り取
る工程が行なわれる。これは、次に第１図ｃに示す如く
Ｐ型層２にＮ１厘拡散層４を形成した際、所望の電気的
特性（スイッチング感度等）を得るためであり、上記Ｐ
型層２のエッチング量のコントロールには、かなりの正
確さが要求されている。しかしながら上記エッチングは
、通常Ｐ型層３の表面を耐酸性のテープまたはワックス
等で覆い、Ｐ型層２をエッチングすることで行なわれる
が、上記テープまたはワックス等による被覆膜は１０μ
程度もあり、しかも軟質性であるため、ダイヤルゲージ
でエッチング量を測定する際に誤差を生じることがあり
、問題である。 本発明は上記事情に鑑みてなされたも
ので、半導体基体（ウェハ）に不要な不純物が侵入しな
いようにＧａの封管拡散が行なえ、またこの封管拡散後
の半導体基体のエッチングが正確に行なえるようにする
ことにより、従来の問題点を除去することができる半導
体装置の製造方法を提供しようとするものである。
以下図面を参照して本発明の一実施例を説明する。
まず第２図ａに示すように、Ｎ型ウェハ（ａｓｇｒｏｗ
ｎｗａｆｅｒ）１１を高温熱酸化することによ・り、ウ
ェハ１１の表面全面にＳｉ０。膜１２を形成する。その
後このウェハを、第３図に示す如き石英管１３内にＧａ
と共に封じ込み、加熱する封管拡散で、第２図ｂに示す
如くＰ型拡散層１４，１５を形成する。この拡散層形成
が可能であるのは、ＧａがＳｉＯ２膜１２を容易に通過
できるためである。ＳｌＯ２膜１２の厚さは３μ程度で
よく、Ｐ型層１４，１５の表面濃度は２×１０１９ｃｍ
′″３程度で、高濃度拡散（１×１０ｉ７ｃｍ−３以下
の低濃度拡散とは異なる）が行なわれたことになる。な
お第３図において１６は拡散源としてのＧａｌ７を付着
させたＳ１板、１８は石英ボート、１９は拡散源として
のＧａを付着させたダミーウェハである。次に第４図ａ
に示す如く、Ｐ型層１５側のＳｌＯ２膜（熱酸化膜）１
２の表面を、耐酸性のチテープ、ワックス、レジスト等
よりなる被覆１９で覆い、Ｐ型層１４側表面のＳｉＯ２
膜１２をエッチング除去してＰ型層１４の表面を露出さ
せる。
ｎｗａｆｅｒ）１１を高温熱酸化することによ・り、ウ
ェハ１１の表面全面にＳｉ０。膜１２を形成する。その
後このウェハを、第３図に示す如き石英管１３内にＧａ
と共に封じ込み、加熱する封管拡散で、第２図ｂに示す
如くＰ型拡散層１４，１５を形成する。この拡散層形成
が可能であるのは、ＧａがＳｉＯ２膜１２を容易に通過
できるためである。ＳｌＯ２膜１２の厚さは３μ程度で
よく、Ｐ型層１４，１５の表面濃度は２×１０１９ｃｍ
′″３程度で、高濃度拡散（１×１０ｉ７ｃｍ−３以下
の低濃度拡散とは異なる）が行なわれたことになる。な
お第３図において１６は拡散源としてのＧａｌ７を付着
させたＳ１板、１８は石英ボート、１９は拡散源として
のＧａを付着させたダミーウェハである。次に第４図ａ
に示す如く、Ｐ型層１５側のＳｌＯ２膜（熱酸化膜）１
２の表面を、耐酸性のチテープ、ワックス、レジスト等
よりなる被覆１９で覆い、Ｐ型層１４側表面のＳｉＯ２
膜１２をエッチング除去してＰ型層１４の表面を露出さ
せる。
次に第４図ｂに示す如く、被覆１９を除去してから、Ｐ
型層１５の表面のＳｉＯ２膜１２をプロテクタとして、
Ｐ型層１４の表面部を例えば一点鎖線上の個所までケミ
カルエッチングするものである。上記方法によれば、次
のような利点が具備される。
型層１５の表面のＳｉＯ２膜１２をプロテクタとして、
Ｐ型層１４の表面部を例えば一点鎖線上の個所までケミ
カルエッチングするものである。上記方法によれば、次
のような利点が具備される。
まずＧａの封管拡散によりＰ型層１４，１５を形成する
際、ＳｉＯ２膜１２が不要な不純物に対するプロテクタ
となるため、ウェハ１１内には，Ｇａのみが拡散され、
従つて少数キャリアのライフタイムの低下が防止できる
と共にＰＮ接合部の耐圧劣下等も防止できる。実験によ
れば、第１図の方法で得た構成の場合、ライフタイムが
１００μＳであつたものが、第２図の方法ではライフタ
イ．ムが２００〜３００μｓになり、大巾な改善が行な
われた。特に最近は、パワーサイリスタを構成するウェ
ハ径が６０〜１５０φと大径化される傾向にあるため、
第１図の如き方法ではＰ型層１４，１５を形成する際に
、Ｇａ以外の不純物が侵入するおそれが増大するが、第
２図の方法ではそのおそれがほとんどなくなるものであ
る。また従来はダミーウェハ１９をボート１８上に多数
枚並べて拡散を行なわせたが、第２図の方法ではＳｉＯ
２膜１２でプロテクトしてＧａ拡散を行なわせるから、
ダミーウェハ１９の数が減り、その代りに拡散ウェハ１
１の数が増えて、生産性が向上する。また第４図ｂの片
面エッチング時に、ダイヤルゲージを用い・てエッチン
グ量を測定するが、プロテクタとしてのＳｉＯ２膜１２
は３μ程度と大巾に薄手でかつ硬質であるから、測定誤
差が生じるおそれが減少し、従つて電気的特性（スイッ
チング感度等）を良好に保持することができるものであ
る。なお、本発明は上記実施例のみに限定されるもので
はなく、例えば第２図ｂの３層構造を得て後片側のＰ型
層を除去するようにすれば、整流素子の製造にも適用で
きる等、種々の応用が可能である。以上説明した如く本
発明によれば、熱酸化膜形成後にＧａの高濃度の封管拡
散を行なうから、電気的特性が良好となり、また片面に
残存させた熱酸化膜をプロテクタとして他面の基体（ウ
ェハ）をエッチングするから、そのエッチング量を正確
化させ得る等の利点を有した半導体装置の製造方法が提
供できるものである。
際、ＳｉＯ２膜１２が不要な不純物に対するプロテクタ
となるため、ウェハ１１内には，Ｇａのみが拡散され、
従つて少数キャリアのライフタイムの低下が防止できる
と共にＰＮ接合部の耐圧劣下等も防止できる。実験によ
れば、第１図の方法で得た構成の場合、ライフタイムが
１００μＳであつたものが、第２図の方法ではライフタ
イ．ムが２００〜３００μｓになり、大巾な改善が行な
われた。特に最近は、パワーサイリスタを構成するウェ
ハ径が６０〜１５０φと大径化される傾向にあるため、
第１図の如き方法ではＰ型層１４，１５を形成する際に
、Ｇａ以外の不純物が侵入するおそれが増大するが、第
２図の方法ではそのおそれがほとんどなくなるものであ
る。また従来はダミーウェハ１９をボート１８上に多数
枚並べて拡散を行なわせたが、第２図の方法ではＳｉＯ
２膜１２でプロテクトしてＧａ拡散を行なわせるから、
ダミーウェハ１９の数が減り、その代りに拡散ウェハ１
１の数が増えて、生産性が向上する。また第４図ｂの片
面エッチング時に、ダイヤルゲージを用い・てエッチン
グ量を測定するが、プロテクタとしてのＳｉＯ２膜１２
は３μ程度と大巾に薄手でかつ硬質であるから、測定誤
差が生じるおそれが減少し、従つて電気的特性（スイッ
チング感度等）を良好に保持することができるものであ
る。なお、本発明は上記実施例のみに限定されるもので
はなく、例えば第２図ｂの３層構造を得て後片側のＰ型
層を除去するようにすれば、整流素子の製造にも適用で
きる等、種々の応用が可能である。以上説明した如く本
発明によれば、熱酸化膜形成後にＧａの高濃度の封管拡
散を行なうから、電気的特性が良好となり、また片面に
残存させた熱酸化膜をプロテクタとして他面の基体（ウ
ェハ）をエッチングするから、そのエッチング量を正確
化させ得る等の利点を有した半導体装置の製造方法が提
供できるものである。
第１図ａ−ｃは従来装置の製造工程説明図、第２図Ａ，
ｂは本発明の一実施例の工程説明図、第３図は同工程に
おける封管拡散工程の説明図、第４図Ａ，ｂは第２図ｂ
の工程に続く工程説明図である。 １１・・・Ｎ型ウェハ、１２・・・熱酸化膜、１３・・
・石英管、１４，１５・・・Ｐ型層。
ｂは本発明の一実施例の工程説明図、第３図は同工程に
おける封管拡散工程の説明図、第４図Ａ，ｂは第２図ｂ
の工程に続く工程説明図である。 １１・・・Ｎ型ウェハ、１２・・・熱酸化膜、１３・・
・石英管、１４，１５・・・Ｐ型層。
Claims (1)
- １ Ｎ型の半導体基体の全表面に高温熱酸化膜を形成す
る工程と、前記熱酸化膜が形成された半導体基体にガリ
ウムの封管拡散を行なつてＰ型の不純物領域を形成する
工程と、前記半導体基体の一方の面の熱酸化膜を除去す
る工程と、前記半導体基体の他方の面に残存する熱酸化
膜をプロテクタとして前記一方の半導体基体面に形成さ
れた上記ガリウムの封管拡散によるＰ型不純物領域の少
なくとも一部をエッチングする工程と、前記エッチング
を施した半導体基体面にＮ型の不純物領域を形成する工
程とを具備することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344678A JPS6043653B2 (ja) | 1978-05-04 | 1978-05-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344678A JPS6043653B2 (ja) | 1978-05-04 | 1978-05-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54144885A JPS54144885A (en) | 1979-11-12 |
| JPS6043653B2 true JPS6043653B2 (ja) | 1985-09-30 |
Family
ID=12943068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5344678A Expired JPS6043653B2 (ja) | 1978-05-04 | 1978-05-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043653B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2547096B2 (ja) * | 1989-09-19 | 1996-10-23 | 三田工業株式会社 | 画像生成機 |
-
1978
- 1978-05-04 JP JP5344678A patent/JPS6043653B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54144885A (en) | 1979-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3994009A (en) | Stress sensor diaphragms over recessed substrates | |
| US3980508A (en) | Process of producing semiconductor device | |
| EP0095328A2 (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| JPS577959A (en) | Semiconductor device | |
| US3447235A (en) | Isolated cathode array semiconductor | |
| JPS61208277A (ja) | 高効率光検出器およびその製造方法 | |
| JPS6043653B2 (ja) | 半導体装置の製造方法 | |
| GB1569931A (en) | Manufacture of semiconductor devices | |
| US3874915A (en) | Silicon nitride on silicon oxide coatings for semiconductor devices | |
| JPH02105438A (ja) | エピタキシヤル成長層の膜厚測定方法 | |
| JPH0366815B2 (ja) | ||
| JP2576245B2 (ja) | 半導体圧力センサの製造方法 | |
| US3788913A (en) | Silicon nitride on silicon oxide coatings for semiconductor devices | |
| JPH0645617A (ja) | 単結晶薄膜部材の製造方法 | |
| JPH06112512A (ja) | 半導体デバイス | |
| JPS59208731A (ja) | 半導体装置の製造方法 | |
| JPS59100563A (ja) | メサ型半導体装置の製造方法 | |
| JPS5578568A (en) | Manufacture of semiconductor device | |
| JPS6136370B2 (ja) | ||
| JPS55133542A (en) | Manufacturing method of mesa-type semiconductor device | |
| JPS61268027A (ja) | 半導体装置の製造方法 | |
| JPS5852830A (ja) | 高耐圧半導体装置 | |
| JPH0855999A (ja) | 半導体装置 | |
| JPH01272153A (ja) | ガードリングの製造方法 | |
| JPS58184739A (ja) | 半導体装置の製造方法 |