JPS6043765A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPS6043765A JPS6043765A JP15143083A JP15143083A JPS6043765A JP S6043765 A JPS6043765 A JP S6043765A JP 15143083 A JP15143083 A JP 15143083A JP 15143083 A JP15143083 A JP 15143083A JP S6043765 A JPS6043765 A JP S6043765A
- Authority
- JP
- Japan
- Prior art keywords
- service request
- input
- output device
- interrupt
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は情報処理装置における入出力処理装置に関する
もので、特にサービス要求の割込制御方式に関するもの
である。
もので、特にサービス要求の割込制御方式に関するもの
である。
従来技術
従来、この種の入出力処理装置においては、複数の入出
力装置を同時に制御するとき、各入出力装置制御部（以
下、 ＩＰＵと略称す）からのＩＰＵ集中制御部（以下
、 ＭＰＵと略称す）に対するサービス要求割込みの優
先順位はあらかじめ定められている。ＭＰＵがあるＩＰ
Ｕのサービス要求を処理している時、とのＩＰＵのサー
ビス要求より優先順位の高いサービス要求割込みを受け
刊けるだめに。
力装置を同時に制御するとき、各入出力装置制御部（以
下、 ＩＰＵと略称す）からのＩＰＵ集中制御部（以下
、 ＭＰＵと略称す）に対するサービス要求割込みの優
先順位はあらかじめ定められている。ＭＰＵがあるＩＰ
Ｕのサービス要求を処理している時、とのＩＰＵのサー
ビス要求より優先順位の高いサービス要求割込みを受け
刊けるだめに。
ＭＰＵは割込受付は可能な窓口を処理プログラムの各所
に設けている。しかしながら、この処理プログラムが割
込禁止状態で続行不可能になった場合。
に設けている。しかしながら、この処理プログラムが割
込禁止状態で続行不可能になった場合。
よシ優先順位の高いＩＰＵからのサービス要求割込みが
受け付けられず、従ってより重要な入出力装置の処理が
中断又は続行不可能になるという欠点があった。
受け付けられず、従ってより重要な入出力装置の処理が
中断又は続行不可能になるという欠点があった。
発明の目的
本発明の目的は、各ＩＰＵからのＭＰＵの割込し村ル１
に対する第１のサービス要求を２割込みレベルの高いＭ
ＰＵの割込みレベル２に対する第２のサービス要求に切
替えることにより上記欠点を解決し、他のＩＰＵのサー
ビス要求を受け付は可能にし入出力装置の稼動性を高め
た入出力処理装置を提供することにある。
に対する第１のサービス要求を２割込みレベルの高いＭ
ＰＵの割込みレベル２に対する第２のサービス要求に切
替えることにより上記欠点を解決し、他のＩＰＵのサー
ビス要求を受け付は可能にし入出力装置の稼動性を高め
た入出力処理装置を提供することにある。
発明の構成
本発明によると、各入出力装置を制御する複数のＩＰＵ
と、各ＩＰＵを集中制御するＭＰＵとからなり。
と、各ＩＰＵを集中制御するＭＰＵとからなり。
該ＭＰＵの各ＩＰＵからの第１のサービス要求割込みを
受け付ける割込みレベル１と、上記ＩＰＵからの第１の
サービス要求が各ＩＰＵに既設定された時間内に受け付
けられないときに上記＠１のサービス要求を撤回すると
共に第２のサービス要求を送出する手段と、該第２のサ
ービス要求割込みを受け付ける上記ＭＰＵの割込みレベ
ル２とを有することにより、入出力装置の稼動性を高め
た入出力処理装置が得られる。
受け付ける割込みレベル１と、上記ＩＰＵからの第１の
サービス要求が各ＩＰＵに既設定された時間内に受け付
けられないときに上記＠１のサービス要求を撤回すると
共に第２のサービス要求を送出する手段と、該第２のサ
ービス要求割込みを受け付ける上記ＭＰＵの割込みレベ
ル２とを有することにより、入出力装置の稼動性を高め
た入出力処理装置が得られる。
この発明の実施例
次に本発明の一実施例につき図面を参照して説明する３
゜ 第１図は本発明の一実施例を示すブロック図である。図
において、１は上位装置（ＣＰＵ） 、 ２は本発明の
入出力処理装置を示している。入出力処理装置２は、マ
イクロプロセッサを持つＭＰＵ ３と。
゜ 第１図は本発明の一実施例を示すブロック図である。図
において、１は上位装置（ＣＰＵ） 、 ２は本発明の
入出力処理装置を示している。入出力処理装置２は、マ
イクロプロセッサを持つＭＰＵ ３と。
入出力装置５−ｉ（ｉ＝１〜ｎ）を各々制御するＩＰＵ
４−ｉとを有している。又、 ＩＰＵ ４−ｉは、
ＩＰＴＪ４−４からＭＰＵ ３に対する第２のサービス
要求Ｈ８Ｒを示すフリツノフロラｆ４１と、 ＩＰＵ
４−ｉから！１１ｉＰＵ ３に対する第１のサービス要
求ＲＥＱ ｉ を第２のサービス要求Ｈ８Ｒに切替える
制御回路４２とを有し、制御回路４２はカウンタ、カウ
ンタ値の” ｏ ”検出及びサービス要求切替信号生成
回路等よシなる。２０１はＭＰＵ ３とＩＰＵ４−４間
の情報転送用パスである。
４−ｉとを有している。又、 ＩＰＵ ４−ｉは、
ＩＰＴＪ４−４からＭＰＵ ３に対する第２のサービス
要求Ｈ８Ｒを示すフリツノフロラｆ４１と、 ＩＰＵ
４−ｉから！１１ｉＰＵ ３に対する第１のサービス要
求ＲＥＱ ｉ を第２のサービス要求Ｈ８Ｒに切替える
制御回路４２とを有し、制御回路４２はカウンタ、カウ
ンタ値の” ｏ ”検出及びサービス要求切替信号生成
回路等よシなる。２０１はＭＰＵ ３とＩＰＵ４−４間
の情報転送用パスである。
第２図は第１図に示されたＭＰＵ ３の割込みレベ °
□ル１及び２の割込み制御部のグロンク図を示し。
□ル１及び２の割込み制御部のグロンク図を示し。
第３図はＩＰＵ ４−ｉの第１のサービス要求ＲＥＱ
ｉを第２のサービス要求Ｈ８Ｒに切替える制御部のブロ
ック図を示している。次に、第１図〜第３図を参照して
本発明の詳細な説明する。
ｉを第２のサービス要求Ｈ８Ｒに切替える制御部のブロ
ック図を示している。次に、第１図〜第３図を参照して
本発明の詳細な説明する。
先ず、あるＩＰＵ ４−ｉからの第１のサービス要求割
込み信号ＲＥＱ ｉが、 ＭＰＵ ３に発せられると。
込み信号ＲＥＱ ｉが、 ＭＰＵ ３に発せられると。
ＭＰＵ ３の割込みレベル１の優先順位判定回路３０１
は、ｆロセッサへの割込み要求信号及び割込み後のマイ
クｏ ７’ ｏグラムに割込要求元を示すだめの安求元
識別番号を生成し、各々フＩＪ、７’フロノゾ３０２及
び要求元識別レソスタ３０３にセットされる。割込み受
け伺は信号ＡＣＫｉは割込み後のマイクロッ０ロダラム
により対応するＩＰＵ４−ｉに送出される。
は、ｆロセッサへの割込み要求信号及び割込み後のマイ
クｏ ７’ ｏグラムに割込要求元を示すだめの安求元
識別番号を生成し、各々フＩＪ、７’フロノゾ３０２及
び要求元識別レソスタ３０３にセットされる。割込み受
け伺は信号ＡＣＫｉは割込み後のマイクロッ０ロダラム
により対応するＩＰＵ４−ｉに送出される。
一方、第１のザービス要求割込みＲＥＱ ｉ を送出し
たＩＰＵ ４−ｉは、サービス要求切替制御回路４２に
より、ＭＰＵ’３からあらかじめ設定された計数値を減
算する。この計数値がｕ ＯＩＴとなる前に割込み受け
利は信号ＡＣＫｉが送られてくればサービス要求の切替
えは行なわない。又、計数値の“０″切替信号４２１に
よシ第１のサービス要求信号ＲＥＱｉをリセットし第２
のサービス要求信号用フリッゾフロン７’４１をセット
する。この第２のサービス要求信号は各ＩＰＵ４−ｉの
ＷＩＲＦ、メＤ−ＯＲされた信号であるＨ８Ｒ信号２０
２としてＭＰＵ ３の割込みレベル２に割込む。ＭＰＵ
３は現在実行中の処理を一時中断し、上記割込みレベ
ル２に対する処理を開始する。このときサービス要求元
ノ判別ハ、・マス２０１の各ビットに各ＩＰＵ４−ｉの
第２のサービス要求信号を各々対応させておき、 ＭＰ
Ｕ ３が各ＩＰＵ４−ｉのこの第２のサービス要求信号
をバス２０１を介して一括読出しすることによシ行なわ
れる。
たＩＰＵ ４−ｉは、サービス要求切替制御回路４２に
より、ＭＰＵ’３からあらかじめ設定された計数値を減
算する。この計数値がｕ ＯＩＴとなる前に割込み受け
利は信号ＡＣＫｉが送られてくればサービス要求の切替
えは行なわない。又、計数値の“０″切替信号４２１に
よシ第１のサービス要求信号ＲＥＱｉをリセットし第２
のサービス要求信号用フリッゾフロン７’４１をセット
する。この第２のサービス要求信号は各ＩＰＵ４−ｉの
ＷＩＲＦ、メＤ−ＯＲされた信号であるＨ８Ｒ信号２０
２としてＭＰＵ ３の割込みレベル２に割込む。ＭＰＵ
３は現在実行中の処理を一時中断し、上記割込みレベ
ル２に対する処理を開始する。このときサービス要求元
ノ判別ハ、・マス２０１の各ビットに各ＩＰＵ４−ｉの
第２のサービス要求信号を各々対応させておき、 ＭＰ
Ｕ ３が各ＩＰＵ４−ｉのこの第２のサービス要求信号
をバス２０１を介して一括読出しすることによシ行なわ
れる。
発明の効果
本発明には以上説明した様に、 ＭＰＵの割込みレベル
１及び割込みレベル２の機能と、各ＩＰＵの第１のサー
ビス要求及び第２のサービス要求機能と。
１及び割込みレベル２の機能と、各ＩＰＵの第１のサー
ビス要求及び第２のサービス要求機能と。
第１のサービス要求を第２のサービス要求に切替える機
能とを有することによシ、入出力装置の稼動性を高める
ことができるという効果がある。
能とを有することによシ、入出力装置の稼動性を高める
ことができるという効果がある。
第１図は本発明の一実施例を示すブロック図。
第２図はＭＰＵの割込みレベル１及び２０割込み制御部
のブロック図、第３図はＩＰＵの第１のサービス要求を
第２のサービス要求に切替える制御部のブロック図を示
す。 １・・・上位装置（ＣＰＵ） 、 ２・・・入出力処理
装置、３・・・ＩＰＵ集中制御部（ＭＰＵ） 、 ４−
＋〜４−ｎ・・・入出力製切替制御回路、２０１・・・
ＭＰＵとＩＰＵ間の情報転送用バス、２０２・・・ＷＩ
ＲＥＤ −ＯＲされだＩＰＵの第２のサービス要求信
号線、４２１ ・サービス要求切替第１図 １：１゜ 訃
のブロック図、第３図はＩＰＵの第１のサービス要求を
第２のサービス要求に切替える制御部のブロック図を示
す。 １・・・上位装置（ＣＰＵ） 、 ２・・・入出力処理
装置、３・・・ＩＰＵ集中制御部（ＭＰＵ） 、 ４−
＋〜４−ｎ・・・入出力製切替制御回路、２０１・・・
ＭＰＵとＩＰＵ間の情報転送用バス、２０２・・・ＷＩ
ＲＥＤ −ＯＲされだＩＰＵの第２のサービス要求信
号線、４２１ ・サービス要求切替第１図 １：１゜ 訃
Claims (1)
- １ 各入出力装置を制御する複数の入出力装置制御部と
、該各人出力装置制御部を集中制御する入出力装置制御
部集中制御部とからなる入出力処理装置において、該入
出力装置制御部集中制御部は、前記各入出力装置制御部
からの緬１のサービス要求割込みを割込みレベル１で受
け付ける手段ど、前記各入出力装置制御部からの第２の
サー ビス要求割込みを割込みレベル２で受け付ける手
段とを有し、前記各入出力装置制御部は、前記第１のサ
ービス要求割込みが所定時間内に受け付けられないとき
前記第１のサービス要求割込みの送出を撤回すると共に
前記第２のサービス要求割込みを送出する手段を有する
ことを特徴とする入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15143083A JPS6043765A (ja) | 1983-08-19 | 1983-08-19 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15143083A JPS6043765A (ja) | 1983-08-19 | 1983-08-19 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6043765A true JPS6043765A (ja) | 1985-03-08 |
Family
ID=15518440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15143083A Pending JPS6043765A (ja) | 1983-08-19 | 1983-08-19 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043765A (ja) |
-
1983
- 1983-08-19 JP JP15143083A patent/JPS6043765A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63182749A (ja) | 計算機システムのタイマ制御装置 | |
| JPS6043765A (ja) | 入出力処理装置 | |
| JPS6131904B2 (ja) | ||
| JPS629418A (ja) | タイマ制御方式 | |
| JPH04302353A (ja) | 対称形マルチプロセッサ計算機のタイマ割込み方式 | |
| JPS63265349A (ja) | デ−タ転送制御装置 | |
| JPS58144964A (ja) | マルチプロセツサシステム | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH03278262A (ja) | 情報処理装置 | |
| JPS60231251A (ja) | マルチｃｐｕシステム | |
| JPS60235263A (ja) | 割り込み制御方式 | |
| JPS62286151A (ja) | 入出力処理装置 | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPS629441A (ja) | タイマ割り込み制御方式 | |
| JPH01154234A (ja) | 割込み制御装置 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPS6041786B2 (ja) | 割込制御システム | |
| JPS61150062A (ja) | 割込み制御回路 | |
| JPS5837577B2 (ja) | コモンバスホウシキオサイヨウシタデンシケイサンキ | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPH0778123A (ja) | Ｉ／ｏ割込み処理方式 | |
| JPH04102154A (ja) | 情報処理装置 | |
| JPS6258355A (ja) | 割込制御回路 | |
| JPH05298200A (ja) | 入出力制御装置 |